01
DDR内存是什么
DDR的定义 · DDR与SDRAM的区别 · 双倍速率 & 预取技术
基础概念入门
02
DDR的发展历程
从SDRAM到DDR5 · 每一代技术演进与速度提升
历史演进
03
DDR的核心工作原理
时钟信号 · DQS · 读写操作基本流程
原理时钟
04
DDR的物理结构
内存颗粒 · DIMM/SO-DIMM · 金手指 · PCB布线
硬件封装
05
DDR的时序参数
CL · tRCD · tRP · tRAS · 对性能的影响
时序延迟
06
DDR的预取技术
为什么需要预取？预取宽度如何影响带宽
预取带宽
07
DDR的突发传输
突发长度BL · 顺序/交错 · 效率提升
突发效率
08
DDR的刷新机制
为什么需要刷新？刷新周期 · 自动刷新与自刷新
刷新维护
09
DDR的初始化流程
上电顺序 · MRS · ZQ校准 · DLL锁定
初始化上电
10
DDR的命令集
ACTIVATE · READ · WRITE · PRECHARGE · REFRESH
命令协议
11
DDR的Bank与Bank Group
为什么需要多个Bank？Bank Group提升并行度
Bank并行
12
DDR的地址映射
行地址 · 列地址 · Bank地址 · 地址复用
地址映射
13
DDR的ODT (片上端接)
ODT作用 · 阻值设置 · 信号完整性角色
ODT信号完整性
14
DDR的VREF (参考电压)
VREF产生 · 调节 · 对数据眼图的影响
VREF眼图
15
DDR的DLL (延迟锁相环)
DLL作用 · 锁定过程 · 时序补偿
DLL时钟
16
DDR的ZQ校准
ZQ电阻作用 · 校准过程 · 驱动强度影响
ZQ校准
17
DDR的读写均衡
Write Leveling · Read Leveling · 为什么需要
均衡时序
18
DDR的功耗管理
工作电压 · 自刷新功耗 · 深度睡眠 · 温度补偿
功耗省电
19
DDR的ECC (纠错码)
ECC原理 · 单比特纠错 · 多比特检测 · 可靠性
ECC纠错
20
DDR的封装技术
BGA · POP · 3D堆叠 · 散热考虑
封装散热
21
DDR的PCB设计要点
等长布线 · 阻抗控制 · 电源完整性 · 回流路径
PCB布局
22
DDR的信号完整性
反射 · 串扰 · 振铃 · 眼图分析 · 改善方法
信号完整性
23
DDR的电源完整性
VDD/VDDQ/VPP · 去耦电容 · PDN阻抗
电源PDN
24
DDR的时序分析
建立时间 · 保持时间 · 时序裕量 · 仿真
时序分析
25
DDR的测试与验证
IBIS模型 · SPICE仿真 · 逻辑分析仪/示波器
测试验证
26
DDR的控制器设计
控制器架构 · 命令调度 · 数据通路 · 地址映射
控制器架构
27
DDR的PHY设计
PHY架构 · DQ/DQS收发器 · 延迟链 · 校准
PHY收发器
28
DDR的协议层
JEDEC标准 · 命令协议 · 数据协议 · 状态机
协议标准
29
DDR的调试技巧
常见问题(初始化失败/数据错误) · 调试工具与方法
调试实战
30
DDR的未来趋势
DDR6 · LPDDR6 · HBM · CXL · AI对内存需求
未来趋势