DDR带宽与延迟概念实战

📚 共计 30 章节

DDR内存基础

DDR的发展历史（SDRAM到DDR5），双倍速率、预取架构。

带宽概念精讲

带宽定义、计算公式（频率×位宽×2），理论vs实际带宽。

延迟概念精讲

延迟定义、组成（CAS、RAS、传输延迟），对性能的影响。

带宽与延迟的权衡

高带宽≠低延迟，服务器vs桌面，一次性能调优经历。

实战：Python计算DDR带宽

脚本模拟带宽计算，输入频率/位宽/通道，对比实测。

实战：Python测量内存延迟

使用time模块测量顺序/随机访问延迟差异。

DDR时序参数详解

CL、tRCD、tRP、tRAS含义，SPD信息读取。

内存控制器与通道

单/双/四通道架构，通道数对带宽的影响。

架构控制器

DDR频率与带宽的关系

频率线性提升带宽，信号完整性挑战，有效频率。

DDR预取机制

4n/8n/16n预取，提升带宽，对随机延迟的影响。

Bank与Rank的概念

Bank组、Rank物理面，并发访问与并行性。

DDR命令与状态机

ACTIVATE、READ、WRITE、PRECHARGE，状态转换。

命令状态机

读写平衡与数据掩码

读写平衡策略，DQM作用，部分写入性能。

DDR电源管理与功耗

Active/Standby/Power-down，降频省功耗案例。

DDR纠错码（ECC）

单比特纠错/双比特检测，对带宽延迟影响。

DDR信号完整性基础

反射、串扰、抖动，PCB布线，终端匹配。

DDR训练与校准

ZQ校准、DQS门控、读写平衡，失败案例。

DDR性能测试工具

Memtest86、AIDA64、Intel MLC，解读报告。

实战：Python解析DDR SPD

读取SPD EEPROM，解析CL、tRCD等时序。

DDR在CPU与GPU中的差异

CPU延迟敏感 vs GPU带宽敏感，GDDR/HBM。

DDR与缓存的一致性

缓存行、MESI协议、写回策略对带宽影响。

DDR多核访问冲突

多核冲突、内存控制器仲裁、NUMA本地/远程。

DDR虚拟化与内存池化

虚拟化分配、CXL内存扩展、延迟影响。

DDR故障诊断与排查

死机、蓝屏、数据错误，替换法/日志分析。

DDR超频与降频

风险与收益，BIOS调整频率和时序。

DDR未来趋势

DDR5 vs DDR4，LPDDR5移动端，CXL互连。

实战：DDR带宽瓶颈分析

Python+perf采集内存事件，定位瓶颈。

实战：DDR延迟优化策略

数据局部性、预取指令，对比优化前后。

实战：DDR配置对应用性能影响

数据库/视频编码/科学计算，不同配置对比。

课程总结与综合实战

设计DDR性能评估系统，输出评估报告。