01
DDR基础概念
什么是DDR · 发展历程 SDRAM→DDR5 · 双倍速率 & 预取技术
核心演进
02
DDR物理接口
引脚定义 DQ/DQS/CK/CKE · BGA/DIMM/SODIMM 封装
引脚封装
03
DDR时序参数
CL · tRCD · tRP · tRAS · tRC · tRFC · tWR · tWTR · tFAW
时序延迟
04
DDR初始化与训练
上电序列 · ZQ校准 · DQS训练 · 读写平衡 · ODT配置
初始化校准
05
DDR命令与操作
ACTIVATE · READ · WRITE · PRECHARGE · REFRESH · SELF-REFRESH
命令状态
06
DDR电气特性
信号完整性 SI · 电源完整性 PI · Vref · VDD/VDDQ · 去耦电容
电气SI/PI
07
DDR拓扑结构
T型 · Fly-by · 点对点 · 多Rank · Daisy Chain
拓扑布线
08
DDR协议层
Bank Group · Page Policy · Address Mapping · Command/Data Bus
协议寻址
09
DDR功耗管理
电源状态 Active/Precharge/Power-down · 温度补偿刷新 · VTT
功耗电源
10
DDR测试与验证
IBIS模型 · 眼图分析 · 时序裕量 · 读写/压力测试
测试验证
11
DDR控制器设计
控制器架构 · 调度策略 · Bank Management · Command Reordering · FIFO
控制器架构
12
DDR PCB设计
阻抗控制 · 等长布线 · 层叠结构 · 过孔 · 回流路径
PCBLayout
13
DDR仿真方法
SI仿真 HyperLynx/ADS · PI仿真 PowerSI · 时序仿真
仿真EDA
14
DDR调试技巧
逻辑分析仪 · 示波器 · 协议分析 · 数据眼闭合/时序违规排查
调试仪器
15
DDR与SoC集成
Memory Controller集成 · PHY设计 · DFI接口 · AC Timing
SoC集成
16
DDR纠错技术
ECC · Chipkill · RAID内存 · CRC校验
纠错可靠性
17
DDR安全特性
内存加密 AES-XTS · 安全启动 · 内存隔离 · TrustZone
安全加密
18
DDR未来趋势
DDR6 · HBM · CXL · 内存池化
前沿架构
19
DDR与AI/ML
内存带宽对AI影响 · 近存计算 · 存内计算
AI近存
20
DDR与嵌入式系统
LPDDR · eMMC对比 · 嵌入式DDR设计要点
嵌入式LPDDR
21
DDR与服务器
RDIMM · LRDIMM · NVDIMM
服务器DIMM
22
DDR与消费电子
GDDR · HBM在GPU · 手机LPDDR选型
GPU移动
23
DDR标准组织
JEDEC · 规范版本 · 合规性测试 · 认证流程
标准JEDEC
24
DDR信号完整性进阶
串扰 · 反射/振铃 · S参数 · 通道建模
SI高速
25
DDR电源完整性进阶
PDN阻抗 · 去耦电容选型 · VRM设计 · 噪声抑制
PI电源
26
DDR热管理
内存散热 · Tcase/Tj · 热仿真 · 散热片/风扇/液冷
热散热
27
DDR可靠性
MTBF · 老化测试 · ESD保护 · 湿度敏感等级 MSL
可靠性测试
28
DDR与FPGA
FPGA DDR控制器IP · MIG · 时序约束
FPGAMIG
29
DDR与高速设计
DDR4 3200 vs DDR5 6400 · 信号速率挑战 · PCB材料
高速DDR5
30
DDR实战案例
全流程：需求→仿真→布局→调试→量产 · 常见故障修复
实战案例