第1章
DDR概述
发展历史 (SDRAM→DDR5) · 双倍速率 & 预取技术 · PC/服务器/嵌入式应用
基础概念
第2章
DDR硬件基础
Bank/Row/Column 物理结构 · BGA/DIMM/SODIMM 封装 · DQ/DQS/CK/CMD 引脚
芯片封装
第3章
DDR电气特性
VDD/VDDQ/VREF 电压 · tRCD/tCL/tRP 时序 · 反射/串扰 信号完整性
电气时序
第4章
DDR初始化流程
复位与上电顺序 · MRS/ZQ校准 · Write Leveling & Read Training
初始化Training
第5章
DDR命令与协议
ACT/READ/WRITE/PRECHARGE · 突发传输 BL8 · Bank Group 管理
协议命令
第6章
DDR时序详解
读写时序图 · CAS延迟 & 附加延迟 · DDR4 3200 计算实例
时序计算
第7章
DDR控制器设计
AXI接口/命令调度器 · Round Robin & Priority · 低功耗设计
架构调度
第8章
DDR物理层设计
PLL/DLL/IO Buffer · DQ-DQS Skew Calibration · ODT/Drive Strength
PHY校准
第9章
DDR信号完整性
Fly-by / T型拓扑 · VTT/VREF 端接 · HyperLynx/ADS 仿真
SI拓扑
第10章
DDR电源设计
VDD/VDDQ/VPP 电源轨 · 纹波/瞬态 · PMIC 选型
电源PMIC
第11章
DDR测试与验证
逻辑分析仪/示波器 · 眼图/抖动/时序裕量 · Python+pyvisa 自动化
测试自动化
第12章
DDR调试技巧
初始化失败排查 · 地址线/数据线 Debug · Memtest/StressApp
调试工具
第13章
DDR4详解
Bank Group / VPP / DBI · 与DDR3对比 · 阻抗控制/等长布线
DDR4PCB
第14章
DDR5详解
16n预取/双通道DIMM · PMIC集成 · ECC/RAS · ODT/Training改进
DDR5革命
第15章
LPDDR系列
LPDDR4 vs LPDDR5 · Deep Sleep/Self Refresh · 手机/汽车应用
低功耗移动
第16章
GDDR系列
GDDR6 vs GDDR6X · HBM对比 · 显卡/AI加速器
显卡高带宽
第17章
HBM内存
TSV/Micro Bump堆叠 · 1024位宽 · HPC/GPU 应用
HBM堆叠
第18章
DDR与FPGA
Xilinx MIG / Intel EMIF · HP/HR Bank · ChipScope/SignalTap
FPGAIP
第19章
DDR与SoC
NoC/内存控制器 · QoS带宽分配 · DVFS/Clock Gating
SoC架构
第20章
DDR的PCB设计
布局原则(靠近SoC) · 等长/阻抗/间距 · 叠层/回流路径
PCBLayout
第21章
DDR的散热设计
Active/Standby功耗 · 散热片/导热垫 · TSensor监控
散热热管理
第22章
DDR的可靠性设计
ECC纠错(Single/Double) · Retry/Scrub · TDDB/EM老化
可靠性ECC
第23章
DDR的兼容性测试
JEDEC标准(JESD79/209) · SI/PI/Function · Intel/AMD认证
兼容性认证
第24章
DDR的固件开发
SPD编程(EEPROM) · BIOS/MRC配置 · Serial Debug
固件BIOS
第25章
DDR的仿真建模
IBIS模型 · Pre/Post-layout SPICE · SystemSI流程
仿真建模
第26章
DDR的功耗优化
自刷新/深度睡眠 · 时钟频率缩放 · Bank关闭策略
低功耗优化
第27章
DDR的带宽优化
BC4 vs BL8 · Bank交错(Interleaving) · Write Combining
带宽效率
第28章
DDR的延迟优化
预取/缓存行 · 乱序执行 · Critical Word First
延迟优化
第29章
DDR的行业趋势
DDR6展望(32n预取) · CXL内存扩展 · 存算一体PIM
趋势未来
第30章
DDR实战项目
FPGA DDR4读写系统 · ARM SoC带宽测试 · 8层板SI实战
实战项目