01
DDR内存概述
什么是DDR内存 · 发展历史 SDRAM→DDR5 · 双倍速率 & 预取技术
基础历史
02
DDR内存物理结构
Bank/Row/Column · DIMM/SODIMM · 引脚定义与功能
颗粒模组
03
DDR内存电气特性
信号完整性 · Vref · ODT端接 · ZQ校准原理
电气校准
04
DDR内存时序参数
CL/tRCD/tRP/tRAS · 时序影响 · 看懂内存标签
时序CL
05
DDR内存初始化流程
上电顺序 · MRS · ZQ校准 · Training过程
初始化Training
06
DDR内存读写操作
ACTIVATE · READ/WRITE · PRECHARGE · REFRESH
命令读写
07
DDR内存突发传输
Burst Length (BL8/BC4) · 地址递增 · 数据掩码 DQM
突发DQM
08
DDR内存Bank管理
Bank Group · 冲突与切换 · Page Hit/Miss · Interleaving
Bank效率
09
DDR内存刷新机制
Auto/Self Refresh · tREFI · 高温度刷新
刷新tREFI
10
DDR内存电源管理
VDD/VDDQ/VPP · Power Down · Deep Power Down · CKE
电源低功耗
11
DDR内存控制器设计
控制器架构 · 命令调度器 · 数据路径 · 地址映射
控制器架构
12
DDR内存时序训练
Write Leveling · DQS Gate · Read/Write Calibration · Vref
Training校准
13
DDR内存信号完整性
Fly-by vs T型 · Stub电阻 · 串扰/反射 · 眼图分析
SI眼图
14
DDR内存PCB设计
等长布线 · 阻抗控制 · 电源平面 · 去耦电容
PCBLayout
15
DDR内存仿真与验证
IBIS模型 · 时序仿真 · SI仿真 · 硬件测试
仿真IBIS
16
DDR内存ECC与校验
SEC-DED · ECC颗粒 · Chipkill技术 · 性能影响
ECC可靠性
17
DDR内存功耗计算
动态/静态功耗 · 计算公式 · 低功耗设计 · 温度管理
功耗热管理
18
DDR内存频率与带宽
MT/s · 带宽公式 · 频率vs时序 · 超频风险
带宽超频
19
DDR内存兼容性
JEDEC标准 · 代际兼容 · 混合使用 · QVL列表
兼容JEDEC
20
DDR内存故障诊断
蓝屏/死机 · MemTest86 · 日志分析
故障诊断
21
DDR内存与CPU集成
内存控制器演变 · NUMA · 通道与Rank · 双/四通道
CPUNUMA
22
DDR内存虚拟化技术
IOMMU/SMMU · EPT/NPT · 虚拟机内存分配
虚拟化IOMMU
23
DDR内存安全
Rowhammer · TRR防御 · SME/TME · 安全隔离
安全Rowhammer
24
DDR内存测试与验证
ATE测试 · BIST · JTAG · 量产测试流程
测试ATE
25
DDR内存未来趋势
DDR5新特性 · LPDDR5/X · HBM & CXL内存
未来DDR5
26
DDR内存与存储层次
Cache层级 · TLB · 内存与SSD协同 · 虚拟内存
存储层次Cache
27
DDR内存调试技巧
逻辑分析仪 · 协议解码 · 波形分析 · 调试陷阱
调试逻辑分析
28
DDR内存固件与驱动
SPD数据 · BIOS配置 · ACPI表 · 热插拔
固件SPD
29
DDR内存性能优化
带宽优化 · 延迟优化 · 预取策略 · NUMA感知
优化性能
30
DDR内存实战项目
FPGA DDR控制器 · 带宽测试工具 · 故障注入
实战FPGA