第1章
DDR内存基础概念
DDR的发展历程（SDRAM→DDR5）· 双倍速率与预取技术 · 在计算机系统中的核心地位
发展史双倍速率
第2章
DDR物理层与逻辑层
芯片物理结构（Bank/Row/Column）· 逻辑地址↔物理地址映射 · 时序参数CL/tRCD/tRP
时序Bank
第3章
地址映射原理
CPU线性地址 · 控制器转换Bank/Row/Column · 数学公式与位宽分配
线性地址位宽
第4章
Bank与Bank Group
Bank概念与作用 · DDR4/DDR5引入Bank Group · 并行访问机制
Bank Group并行
第5章
Row与Column寻址
行/列地址分离 · ACTIVATE与READ/WRITE命令 · 行缓冲(Row Buffer)
行激活Row Buffer
第6章
地址映射策略
顺序映射 vs 交错映射 · 性能影响分析 · 实际芯片映射选择
交错策略
第7章
数据组织方式
数据位宽与颗粒组织(x4/x8/x16) · 数据掩码(DQM) · 地址/数据总线复用
颗粒DQM
第8章
Burst操作
Burst Length(BL) · 顺序/交错Burst · Burst在地址映射中的角色
BLBurst
第9章
Precharge与Refresh
Precharge与行关闭 · Auto/Self Refresh · 刷新对地址映射的影响
刷新Precharge
第10章
DDR控制器设计
控制器内部地址映射模块 · 硬件转换实现 · 多通道地址分配
控制器多通道
第11章
内存交错 (Interleaving)
Channel/Rank/Bank Interleaving · 交错对延迟的影响
交错延迟
第12章
Rank与Chip Select
Rank概念 · Chip Select信号 · 多Rank系统地址映射
Rank片选
第13章
地址映射与Cache Line
Cache Line与DDR Burst关系 · 映射影响Cache命中 · 对齐问题
Cache对齐
第14章
DDR4地址映射详解
DDR4映射规则 · Bank Group地址位 · 时序与映射关联
DDR4Bank Group
第15章
DDR5地址映射新特性
Bank数量变化 · DFE对映射影响 · DDR5映射示例
DDR5DFE
第16章
LPDDR地址映射
LPDDR系列特点 · 低功耗优化 · LPDDR4 vs LPDDR5对比
LPDDR低功耗
第17章
GDDR地址映射
图形应用特殊需求 · GDDR映射策略 · 与DDR差异
GDDR图形
第18章
HBM地址映射
堆叠结构 · 伪通道(Pseudo Channel) · 带宽优化
HBM伪通道
第19章
地址映射与调度
映射影响调度策略 · Bank冲突/空闲 · 命令重排序
调度Bank冲突
第20章
地址映射与功耗优化
动态功耗影响 · Page Policy(Open/Close) · 低功耗调整
功耗Page Policy
第21章
地址映射与ECC
ECC对映射影响 · ECC颗粒地址分配 · DDR5 ECC新特性
ECC纠错
第22章
地址映射与虚拟化
虚拟化内存映射 · Guest→Host物理地址 · 虚拟化挑战
虚拟化MMU
第23章
地址映射与NUMA架构
NUMA访问延迟差异 · 映射影响性能 · 内存绑定
NUMA延迟
第24章
地址映射与内存池化
池化技术概述 · 池化地址映射挑战 · CXL对映射影响
池化CXL
第25章
地址映射仿真与验证
仿真模型 · 验证正确性方法 · 常见映射Bug案例
仿真验证
第26章
地址映射调试工具
Memtest86等工具 · 映射分析工具 · 调试经验
调试工具
第27章
地址映射与操作系统
MMU · 页表与DDR映射 · 大页(Huge Page)影响
OS大页
第28章
地址映射与性能优化
优化方法 · Bank级并行 · Row Buffer命中率优化
性能优化
第29章
地址映射未来趋势
新型内存(PCM,STT-MRAM) · AI加速器需求 · 标准化趋势
未来AI
第30章
综合案例：DDR4地址映射系统
需求分析→地址映射设计 · 性能评估与优化 · 项目经验总结
实战DDR4