DDR工作原理与核心概念
📚 共计 30 章节
01
DDR内存概述
DDR是什么 · 从SDRAM到DDR5 · 双倍速率 & 预取技术
发展史
核心优势
02
DDR内部架构
Bank/Row/Column · 逻辑与物理Bank · Chip与Module
存储阵列
颗粒模组
03
DDR命令与操作
ACT · RD/WR · PRE · REF 命令详解
激活
预充电
刷新
04
DDR时序参数
CL · tRCD · tRP · tRAS · tRFC 含义与计算
CAS Latency
时序
05
DDR初始化与训练
上电序列 · ZQ校准 · DQS门限 · 读写平衡
训练
校准
06
DDR功耗管理
电压演进 · Self-Refresh · 深度睡眠 · 温度补偿
低功耗
DPD
07
DDR信号完整性
Fly-by vs T型 · ODT · Vref · 反射与振铃
拓扑
端接
08
错误检测与纠错
ECC · Chipkill · SDDC · CRC校验
可靠性
纠错
09
DDR控制器设计
架构 · 地址映射 · 命令调度 · 写数据掩码
调度
Bank管理
10
DDR物理层 (PHY)
DQ/DQS/DM · 数据眼图 · DLL · PVT补偿
PHY
眼图
11
多通道与交织
Channel · Rank/DIMM · 内存交织技术
通道
交织
12
DDR与CPU互联
北桥→集成 · NUMA · 带宽计算
互联
NUMA
13
DDR调试与验证
IBIS仿真 · 信号质量 · 时序裕量 · 排查
调试
验证
14
DDR5新特性
DFE · 片上ECC · 双通道DIMM · PMIC
DDR5
DFE
15
LPDDR与移动内存
LPDDR演进 · 低功耗 · Wide I/O · UFS协同
移动
LPDDR
16
GDDR与图形内存
GDDR架构 · 高带宽 · HBM对比
图形
HBM
17
DDR内存测试
ATE · BIST · Memtest86压力测试
测试
BIST
18
系统级优化
频率vs延迟 · Bank Group · Page Policy
优化
策略
19
缓存一致性
Cache Line · 写缓冲 · 内存屏障
一致性
屏障
20
虚拟化与内存池化
CXL扩展 · 内存池化 · 持久内存PMem
虚拟化
CXL
21
信号路由与PCB设计
等长布线 · 阻抗控制 · 串扰 · 去耦电容
PCB
信号
22
DDR热管理
温度vs刷新率 · 热插拔 · 散热方案
散热
热插拔
23
DDR安全特性
内存加密(SME/TME) · 安全擦除 · Rowhammer防御
安全
Rowhammer
24
DDR未来趋势
DDR6 · 存算一体 · 近内存计算 · 光学接口
未来
存算一体
25
DDR协议层详解
读写时序 · 数据掩码 · 突发长度BL
协议
突发
26
DDR寄存器配置
MR详解 · ODT阻抗 · 驱动强度设置
寄存器
MR
27
电源完整性
PDN设计 · 去耦电容 · 电源纹波影响
PDN
纹波
28
仿真与建模
SystemVerilog · Verilog-AMS · 时序仿真
建模
仿真
29
兼容性设计
不同颗粒兼容 · 速度降级 · PCB复用
兼容
降级
30
实战案例
DDR4 3200Mbps系统设计 · 调试经验 · 性能调优
实战
调优