高速数字系统时钟分配与抖动抑制
📚 共计 30 章节
01
时钟基础概念
时钟周期、占空比、上升/下降时间、时钟抖动与时钟偏移的定义。
周期
占空比
抖动
02
时钟抖动分类
随机抖动(RJ)、确定性抖动(DJ)、周期抖动、周期间抖动、长期抖动。
RJ
DJ
周期
03
抖动来源分析
电源噪声、热噪声、串扰、EMI、工艺偏差对时钟的影响。
噪声
串扰
EMI
04
时钟分配网络
H-Tree、平衡树、网格、混合拓扑结构的原理与对比。
H-Tree
网格
拓扑
05
时钟缓冲器
缓冲器类型、驱动能力、延迟匹配、扇出优化策略。
驱动
扇出
延迟
06
时钟布线技术
等长布线、屏蔽布线、差分时钟布线、阻抗控制。
等长
差分
阻抗
07
PLL基本原理
鉴相器、电荷泵、环路滤波器、VCO、分频器的工作原理。
鉴相器
VCO
电荷泵
08
PLL抖动特性
PLL的抖动传递函数、抖动产生、抖动抑制能力分析。
传递函数
抑制
09
DLL与延迟锁定环
DLL工作原理、与PLL的对比、应用场景。
DLL
延迟锁定
10
时钟同步技术
源同步、系统同步、自同步、前向时钟同步方案。
源同步
自同步
11
时钟分频与倍频
整数分频、小数分频、分数-N PLL、时钟乘法器。
分频
倍频
分数-N
12
时钟门控技术
门控时钟原理、毛刺抑制、低功耗时钟设计。
门控
低功耗
毛刺
13
多时钟域设计
跨时钟域同步、亚稳态、双锁存器、FIFO同步。
亚稳态
FIFO
同步
14
时钟域交叉(CDC)
CDC问题分类、同步器设计、握手协议、MUX同步。
CDC
握手
MUX
15
抖动测量方法
时间间隔误差(TIE)、相位噪声测量、频谱分析、眼图。
TIE
相位噪声
眼图
16
抖动预算分析
系统抖动预算分配、链路预算计算、裕量评估。
预算
裕量
链路
17
抖动抑制技术
去抖电路、数字滤波、相位内插、时钟数据恢复(CDR)。
CDR
去抖
内插
18
时钟树综合(CTS)
CTS流程、目标定义、时钟树平衡、skew优化。
CTS
skew
平衡
19
时钟树仿真
SPICE仿真、瞬态分析、蒙特卡洛分析、统计时序分析。
SPICE
蒙特卡洛
统计
20
低抖动时钟源
晶体振荡器、MEMS振荡器、温补晶振(TCXO)、恒温晶振(OCXO)。
晶振
TCXO
OCXO
21
时钟分配芯片
时钟驱动器、扇出缓冲器、零延迟缓冲器、时钟多路复用器。
扇出
零延迟
MUX
22
高速串行时钟
SerDes时钟架构、嵌入式时钟、时钟恢复电路(CDR)。
SerDes
CDR
嵌入式
23
JESD204B时钟
JESD204B接口时钟要求、SYSREF、设备时钟、确定性延迟。
JESD204B
SYSREF
延迟
24
PCIe时钟架构
PCIe参考时钟、SRIS架构、独立参考时钟、时钟抖动要求。
PCIe
SRIS
参考时钟
25
DDR内存时钟
DDR时钟拓扑、写均衡、读训练、时钟相位调整。
DDR
写均衡
相位
26
以太网时钟
以太网时钟恢复、同步以太网(SyncE)、IEEE 1588 PTP。
SyncE
1588
PTP
27
时钟抖动与BER
抖动对误码率的影响、浴盆曲线、眼图闭合、裕量分析。
BER
浴盆曲线
眼图
28
时钟设计工具
时钟树综合工具、抖动分析工具、时序分析工具、仿真工具。
EDA
时序
仿真
29
时钟设计实例
10Gbps系统时钟设计、多FPGA时钟同步、高速ADC时钟。
10Gbps
FPGA
ADC
30
时钟测试与验证
时钟测试设备、测试方法、一致性测试、合规性验证。
测试
一致性
合规