高速系统设计：串扰与地弹噪声实战

📚 共计 30 章节

信号完整性基础

什么是信号完整性？为什么高速设计必须关注SI？核心参数（上升时间、带宽、传输线效应）解析。

SI基础传输线

串扰机理（上）

容性耦合与感性耦合原理、近端串扰(NEXT)与远端串扰(FEXT)的物理本质。

容性耦合感性耦合

串扰机理（下）

奇模与偶模传输线理论、串扰系数计算、介质不均匀对串扰的影响。

奇偶模介质

串扰抑制实战（一）

3W原则的真相与误区、屏蔽地孔（Stitching Via）的正确打法。

3W原则Stitching Via

串扰抑制实战（二）

带状线与微带线的串扰对比、差分对内的串扰控制、参考层跨分割的灾难。

带状线差分对

地弹噪声基础

什么是地弹？同步开关噪声(SSN)的产生机制、地弹对系统的影响。

地弹噪声量化

电源分配网络(PDN)阻抗模型、目标阻抗计算、去耦电容的选型与布局。

PDN目标阻抗

地弹抑制实战（一）

多层板叠层设计策略、电源/地平面的紧耦合设计、电容反共振峰消除。

叠层反共振

地弹抑制实战（二）

I/O缓冲器设计对地弹的影响、驱动强度调整、 slew rate控制。

I/O缓冲Slew Rate

串扰与地弹的协同仿真

IBIS模型使用、时域反射计(TDR)仿真、眼图分析。

高速PCB叠层设计

叠层结构对串扰和地弹的影响、推荐叠层方案（4层/6层/8层）。

参考平面完整性

返回电流路径、跨分割与开槽、地平面破损的后果。

返回路径跨分割

过孔设计对SI的影响

过孔残桩、过孔寄生参数、背钻技术、过孔串扰。

连接器与封装效应

连接器串扰模型、BGA封装逃逸布线、封装PDN设计。

时钟与同步设计

时钟线串扰敏感度、时钟抖动与地弹、差分时钟布线。

DDRx内存接口设计

DDR3/4/5的SI挑战、地址/控制/数据分组、Vref设计。

高速串行总线设计

PCIe/USB/SerDes通道设计、AC耦合电容、共模扼流圈。

电源完整性(PI)基础

PDN阻抗、去耦网络设计、VRM模型、大电容与小电容的配合。

PI与SI的交互

电源噪声对信号抖动的调制、同步开关输出(SSO)设计。

电磁兼容(EMC)与SI

辐射发射机理、共模电流与差模电流、滤波与屏蔽。

EMC共模/差模

串扰测量技术

近场探头使用、矢量网络分析仪(VNA)测量串扰、TDR/TDT测量。

地弹噪声测量

同步开关噪声测量方法、电源纹波测量、探头地线的影响。

SSN测量纹波

仿真工具实战

HyperLynx/SIwave/ADS基础操作、提取S参数、时域仿真设置。

HyperLynxSIwave

设计规则检查(DRC)

基于SI的布线规则设置、约束管理器使用、自动化检查。

高速背板设计

背板串扰挑战、正交连接器、前向纠错(FEC)与均衡。

射频与微波设计中的串扰

微带线耦合、腔体谐振、隔离度设计。

射频隔离度

先进封装中的SI

2.5D/3D封装、硅中介层、微凸点与TSV的串扰。

机器学习在SI中的应用

AI辅助布线优化、串扰预测模型、自动化参数提取。

案例复盘（一）

某FPGA高速接口串扰导致误码的根因分析与修复。

案例复盘（二）

某DDR4系统地弹导致系统蓝屏的调试过程与教训。