01
FPGA概述
什么是FPGA · 与CPU/GPU/ASIC区别 · 内部结构(LUT,FF,BRAM,DSP,IO) · 工作原理
基础概念
02
主流FPGA厂商与产品线
Xilinx(AMD) · Altera(Intel) · Lattice · 国产紫光同创/安路/高云
选型厂商
03
开发板选型核心参数
LE/LC · LUT/FF · BRAM/URAM · DSP · 高速收发器 · IO Bank · 封装 · 板载外设
参数选型
04
入门级开发板推荐与对比
Artix-7 (Nexys Video/Basys 3/Arty) · Cyclone IV/10 · 紫光Logos · 安路EG4
入门对比
05
中高端开发板推荐与对比
Kintex-7 · Zynq-7000/Ultrascale+ · Arria 10 · Agilex · 核心板对比
中高端Zynq
06
FPGA开发流程与工具链
Vivado/Quartus安装 · Modelsim · 设计输入→综合→实现→下载→调试
工具流程
07
硬件描述语言基础 (Verilog/VHDL)
模块/端口 · assign/always · 阻塞与非阻塞 · Testbench编写
Verilog语法
08
LED流水灯与按键控制
原理图 · 引脚约束 · 分频器 · 按键消抖 · 状态机流水灯
实战基础
09
UART串口通信
UART协议 · 波特率发生器 · 发送/接收模块 · 串口调试联调
通信UART
10
SPI Flash控制器
SPI模式0/1/2/3 · W25Q64指令集 · 主控制器设计 · 读取ID验证
SPIFlash
11
I2C总线与EEPROM读写
I2C协议 · 主控制器设计 · AT24C02读写 · ILA在线调试
I2CEEPROM
12
VGA/HDMI显示驱动
VGA时序 · 颜色深度 · TMDS编码 · 彩条/棋盘格/图片显示
显示HDMI
13
DDS信号发生器
DDS原理 · 波形查找表 · DAC驱动 · Vivado DDS IP核
DDS信号
14
数字滤波器 (FIR/IIR) 实现
FIR/IIR原理 · Vivado FIR Compiler · MATLAB fdatool · 仿真验证
滤波器DSP
15
FFT频谱分析
基2蝶形运算 · FFT IP核配置 · 幅度/相位谱 · 与MATLAB对比
FFT频谱
16
DDR3/DDR4内存控制器
DDR基本原理 · MIG IP核配置 · 读写测试 · 带宽测试
DDRMIG
17
千兆以太网 (UDP/IP) 通信
OSI/TCP/IP · RGMII时序 · UDP封装 · Tri-Mode MAC · 网络调试
以太网UDP
18
PCIe接口通信
PCIe协议 · IP核配置 · DMA传输 · XDMA驱动安装测试
PCIe高速
19
高速ADC/DAC数据采集系统
JESD204B · AD9680/AD9172 · 采集回放 · 信号完整性
ADC/DACJESD
20
图像采集与处理 (OV5640)
SCCB/I2C配置 · DVP/MIPI · 灰度/Sobel边缘检测 · HDMI显示
图像OV5640
21
电机控制 (PWM与编码器)
PWM生成 · H桥驱动 · 增量编码器解码 · PID速度闭环
电机PID
22
RISC-V软核处理器
VexRiscv/PicoRV32 · AXI总线 · 裸机程序 · FreeRTOS移植
RISC-V软核
23
SDRAM控制器设计
SDRAM状态机 · 时序参数(tRCD/tRP/tCL) · Verilog实现 · 读写测试
SDRAM控制器
24
NAND Flash控制器
ONFI标准 · 页读写/块擦除 · 坏块管理 · BCH/RS纠错
NANDECC
25
MIPI CSI-2/DSI接口
D-PHY · CSI-2长包/短包 · DSI显示 · MIPI IP核
MIPI摄像头
26
时序分析与约束
STA概念 · 建立/保持时间 · 时钟/IO约束 · 伪路径 · 时序报告优化
时序约束
27
功耗分析与优化
静态/动态功耗 · Power Report · 门控时钟 · 多电压域 · 热管理
功耗低功耗
28
FPGA调试技巧与工具
ILA/VIO · JTAG · ChipScope · 时序违规/逻辑错误排查
调试ILA
29
FPGA项目工程管理
Git版本控制 · 代码规范 · 仿真策略 · 文档撰写
管理规范
30
综合案例：多通道数据采集与实时处理
ADC→FIFO→DDR→FFT→以太网 · 架构设计 · 集成调试 · 项目总结
综合实战