从Verilog到硬件设计：系统化修炼
📚 共计 30 章节
01
硬件设计概述
数字电路基础回顾 · 从软件思维到硬件思维的转变 · FPGA与ASIC设计流程简介
入门
思维
02
Verilog基础语法 (上)
模块与端口 · 数据类型(wire/reg) · 赋值语句(assign/always) · 操作符
语法
基础
03
Verilog基础语法 (下)
结构化建模 · 任务与函数 · 编译预处理
建模
函数
04
组合逻辑设计
基本门电路 · 多路选择器 · 编码器/译码器 · 加法器与ALU设计
组合
ALU
05
时序逻辑设计
触发器与锁存器 · 同步/异步复位 · 计数器 · 移位寄存器
时序
寄存器
06
有限状态机 (FSM)
Moore机与Mealy机 · 三段式写法 · 状态编码 · FSM实例
FSM
状态机
07
存储器设计
单口RAM · 双口RAM · FIFO(同步/异步) · ROM实现
存储
FIFO
08
接口与通信协议
UART · SPI · I2C简介 · AXI4-Stream基础
接口
协议
09
同步设计与跨时钟域
亚稳态 · 单比特同步器 · 多比特同步(FIFO/握手) · 格雷码
跨时钟
同步
10
静态时序分析 (STA) 基础
时序路径 · 建立/保持时间 · 时钟偏斜与抖动 · SDC入门
STA
时序
11
低功耗设计技术
时钟门控 · 操作数隔离 · 多电压域/电源门控 · 功耗分析
低功耗
门控
12
可测试性设计 (DFT)
扫描链 · 边界扫描(JTAG) · BIST概念
DFT
测试
13
仿真与验证基础
Testbench结构 · 波形查看 · 断言(SVA) · 覆盖率驱动
验证
仿真
14
逻辑综合入门
综合流程 · RTL到网表 · 综合约束 · 综合后仿真
综合
网表
15
布局布线 (P&R) 基础
芯片布局 · 时钟树综合(CTS) · 布线策略 · DRC/LVS
后端
物理
16
时序收敛技巧
关键路径优化 · 流水线插入 · 寄存器重定时 · 逻辑复制/展平
时序
优化
17
面积优化技术
资源共享 · 逻辑复用 · 状态机优化 · 函数与任务复用
面积
优化
18
功耗优化实战
动态功耗计算 · 门控时钟 · 操作数隔离 · 多阈值单元
功耗
实战
19
复杂系统设计
AXI总线互联 · DMA控制器 · 中断控制器
系统
总线
20
图像处理硬件加速
图像滤波(Sobel/Canny) · 色彩空间转换 · 帧缓存控制
图像
加速
21
数字信号处理 (DSP) 基础
CORDIC算法 · FIR/IIR滤波器 · FFT处理器架构
DSP
滤波
22
神经网络硬件加速
卷积计算单元 · 池化单元 · 激活函数 · 数据流架构
AI
加速
23
SoC架构设计
总线矩阵 · 内存映射 · 外设集成 · 启动流程
SoC
架构
24
硬件调试技术
ChipScope/SignalTap · 逻辑分析仪 · 在线调试技巧
调试
工具
25
版本管理与团队协作
Git硬件项目 · 代码规范 · 设计文档撰写
Git
协作
26
IP核开发与复用
IP-XACT封装 · IP验证 · IP集成流程
IP
复用
27
形式化验证入门
等价性检查 · 模型检查 · 属性检查工具
形式化
验证
28
高级综合 (HLS) 基础
C/C++→RTL · HLS优化指令 · 与手写RTL对比
HLS
C综合
29
安全硬件设计
侧信道攻击防护 · 硬件木马检测 · 安全启动与信任根
安全
硬件
30
项目实战：从需求到流片
项目规划 · RTL设计 · 验证 · 综合 · 后端 · 流片与测试全流程
实战
流片