01
FPGA概述
什么是FPGA · ASIC/CPLD区别 · 应用领域 · 主流厂商(含Lattice)
概念入门
02
FPGA内部结构
CLB · IOB · 互连 · BRAM · DSP · PLL/DLL
架构硬件
03
开发流程入门
设计→综合→实现→下载 · Diamond安装 · 点亮LED
工具实操
04
Verilog基础(一)
模块/端口 · wire/reg · parameter · assign/always
语法HDL
05
Verilog基础(二)
组合逻辑 · 时序逻辑 · 触发器/计数器 · FSM基础
语法设计
06
Verilog基础(三)
Testbench · $display/$monitor · 仿真调试
仿真验证
07
Lattice Diamond(一)
工程管理 · 语法检查 · RTL视图 · 引脚分配
工具Lattice
08
Lattice Diamond(二)
综合选项 · Map/P&R · 时序约束 · Bitstream
实现约束
09
Lattice Diamond(三)
Programmer · JTAG/SVF · SPI Flash · Reveal Analyzer
下载调试
10
组合逻辑设计实践
译码器/编码器 · MUX · 比较器 · 奇偶校验 · 7段数码管
组合实战
11
时序逻辑设计实践
分频器 · 移位寄存器 · LFSR · 按键消抖
时序设计
12
计数器与定时器
二进制/BCD/模N计数器 · 看门狗 · PWM
计数器实用
13
状态机设计(FSM)
Moore/Mealy · 三段式 · 编码方式 · 交通灯
FSM经典
14
存储器设计
单/双口RAM · ROM · 同步/异步FIFO · BRAM原语
存储BRAM
15
时钟与复位设计
时钟域 · 同步/异步复位 · 异步复位同步释放 · 时钟使能
时钟可靠性
16
接口设计(一) UART
UART协议 · 发送器/接收器 · 波特率发生器
串口通信
17
接口设计(二) SPI
SPI模式0-3 · 主/从设备 · Lattice SPI IP
SPI总线
18
接口设计(三) I2C
I2C协议 · 起始/停止 · 数据帧 · 主设备 · Lattice I2C IP
I2C总线
19
数字信号处理基础
流水线 · 并行/串行 · LUT实现函数 · CORDIC入门
DSP算法
20
Lattice IP核(一)
IPexpress · PLL/DLL · BRAM IP配置与调用
IPLattice
21
Lattice IP核(二)
DSP IP · FIFO IP · ROM IP · 仿真与集成
IP集成
22
时序分析基础
建立/保持时间 · 时序路径 · 时钟偏斜与抖动 · 时序报告
时序STA
23
时序约束实践
create_clock · generated_clock · 输入/输出延迟 · 伪路径
约束SDC
24
功耗优化设计
动态/静态功耗 · 门控时钟 · 操作数隔离 · 低功耗模式
低功耗优化
25
面积优化设计
资源共享 · 逻辑复用 · 状态合并 · BRAM代替寄存器
面积优化
26
高速设计技巧
流水线 · Retiming · 关键路径 · I/O寄存器 · DDR入门
高速时序
27
CrossLink/NX系列
架构特点 · MIPI D-PHY · CSI-2/DSI · 嵌入式视觉
CrossLinkMIPI
28
CertusPro-NX系列
架构 · SerDes · PCIe Gen3/4 · 边缘计算
CertusPro高速
29
项目实战(一) 数字时钟
时分秒 · 数码管 · 按键调时 · 闹钟 · 上板验证
实战综合
30
项目实战(二) 逻辑分析仪
数据采集 · 触发控制 · FIFO缓存 · UART上传PC
实战综合