PCIe Gen5 Retimer 设计与验证全流程实战
📚 共计 30 章节
第1章
PCIe Gen5 Retimer概述
PCIe技术演进路线 · Retimer角色 · Gen5核心挑战 (信号完整性/功耗/延迟)
基础
架构
第2章
PCIe Gen5物理层协议精讲
PIPE5接口规范 · 32GT/s NRZ电气特性 · EQ训练机制 (Coefficient/Preset)
协议
物理层
第3章
Retimer架构设计
CDR+CTLE+DFE vs 纯数字中继 · 时钟方案 · 数据通路流水线
架构
数字
第4章
高速模拟前端设计
CTLE设计要点 · DFE架构与实现 · VGA设计考量
模拟
前端
第5章
时钟数据恢复 (CDR) 设计
Bang-Bang CDR · 相位插值器 · 环路滤波器 · 抖动容限
时钟
CDR
第6章
数字核心逻辑设计
8b/10b ↔ 128b/130b · SKP OS插入删除 · Lane去偏斜
数字
编码
第7章
链路训练与状态机 (LTSSM)
Gen5 LTSSM详解 · 状态迁移 · 超时处理
状态机
训练
第8章
均衡训练算法实现
TxEQ系数协商 · RxEQ自适应 (LMS/RLS) · Preset映射
算法
均衡
第9章
功耗管理设计
ASPM · L1 Substates (L1.1/L1.2) · DVFS策略
功耗
低功耗
第10章
低延迟设计技巧
转发延迟预算 · 关键路径优化 · 流水线权衡 · 异步FIFO深度
延迟
优化
第11章
验证策略总览
UT/IT/ST/SLT · VPlan编写 · 覆盖率模型 · UVM环境
验证
策略
第12章
UVM验证环境搭建
Testbench组件 · Sequence机制 · RAL集成
UVM
环境
第13章
PCIe Gen5 VIP集成
商用VIP (Synopsys/Cadence) · 开源BlueCheese · 接口对接
VIP
集成
第14章
PIPE接口验证
PIPE5信号级 · 状态机 · 电气特性 (TX/RX swing/de-emphasis)
PIPE
接口
第15章
LTSSM验证
全覆盖测试 · 异常恢复 · 超时边界 · 多Lane一致性
状态机
全覆盖
第16章
均衡训练验证
TxEQ协商场景 · RxEQ收敛性 · Preset切换 · 最差信道
均衡
训练
第17章
数据通路验证
数据完整性 (PRBS) · SKP OS处理 · Lane反转/极性翻转
数据
完整性
第18章
功耗管理验证
ASPM进入/退出 · L1 Substates唤醒延迟 · 功耗状态切换
功耗
验证
第19章
性能验证
吞吐量 (Gen5 x16 64GT/s) · 延迟测量 · 背靠背传输
性能
吞吐
第20章
抖动与噪声验证
RJ/DJ注入 · TJ容限 · 眼图模板测试
抖动
眼图
第21章
形式化验证应用
断言编写 · 属性检查 · 覆盖点 · 等价性检查
形式化
断言
第22章
FPGA原型验证
FPGA选型 (VU19P/Versal) · 高速收发器GTY/GTP · ILA/VIO调试
FPGA
原型
第23章
ATE测试方案
DC/AC参数 · 扫描链 · BIST · 良率分析
ATE
测试
第24章
信号完整性仿真
S参数提取 · IBIS-AMI模型 · 眼图仿真 · 串扰分析
SI
仿真
第25章
合规性测试
PCI-SIG合规 · Golden Eye模板 · Jitter Tolerance · Return Loss
合规
认证
第26章
调试与诊断技术
I2C/I3C调试接口 · 状态寄存器 · 错误日志 · 实时眼图监控
调试
诊断
第27章
量产测试与良率提升
DFT策略 · ATPG优化 · 良率学习与提升
量产
良率
第28章
系统级集成验证
主板布局布线 · 参考时钟分配 · 电源完整性 · 散热
系统
集成
第29章
案例实战：Gen5 Retimer芯片调试实录
EQ训练失败 · CDR失锁 · 功耗异常 · 信号完整性修复
实战
调试
第30章
前沿趋势与展望
PCIe Gen6 (PAM4) · CXL融合 · Chiplet架构 · AI验证
趋势
未来