01
算力简史：从CPU到GPU再到NPU的演进之路
追溯计算核心的变革，理解架构驱动力
📜 历史⚡ 趋势
02
CPU架构精讲：控制单元、运算单元、缓存体系与冯诺依曼瓶颈
深入CPU内部，揭示经典瓶颈
🧠 核心🏛️ 体系
03
GPU架构精讲：SIMT模型、Warp调度、显存层次与CUDA核心
大规模并行的基石与调度奥秘
🎮 并行🧩 调度
04
GPU计算生态：CUDA、OpenCL、ROCm与Vulkan计算
软件栈与跨平台计算框架
💻 生态🔧 框架
05
GPU硬件实例：NVIDIA Ampere架构深度拆解
Tensor Core、RT Core与SM单元详解
🔬 拆解🟢 NVIDIA
06
GPU硬件实例：AMD RDNA/CDNA架构对比
游戏与计算架构的设计哲学
🔴 AMD⚖️ 对比
07
GPU硬件实例：Intel Xe架构与集成显卡
蓝军入场，从核显到独立GPU
🔵 Intel📱 集成
08
从GPU到AI加速：Tensor Core、RT Core与专用指令
专用硬件单元如何变革AI计算
🤖 AI⚡ 加速
09
NPU的诞生：为什么需要NPU？AI工作负载的特殊性
从需求到定义，AI计算的必然选择
🧠 NPU📈 负载
10
NPU核心架构：脉动阵列（Systolic Array）原理
数据流驱动的计算心脏
📐 阵列🔄 脉动
11
NPU核心架构：数据流（Dataflow）与计算映射
优化数据移动，提升能效比
🌊 数据流🗺️ 映射
12
NPU核心架构：片上存储与带宽优化（Buffer、SRAM）
存储层次与带宽瓶颈的硬件解法
💾 存储🚀 带宽
13
NPU核心架构：激活函数与非线性处理的硬件实现
ReLU、Sigmoid等函数的数字电路设计
⚙️ 激活🔌 硬件
14
NPU硬件实例：Google TPU（v1到v4）架构演进
从推理到训练，TPU的每一代革新
☁️ Google📊 TPU
15
NPU硬件实例：华为昇腾（Ascend）达芬奇架构
达芬奇核心与全场景AI计算
🇨🇳 华为⚡ 昇腾
16
NPU硬件实例：寒武纪（Cambricon）MLU架构
国产AI芯片的开拓者
🇨🇳 寒武纪🧮 MLU
17
NPU硬件实例：Apple Neural Engine（ANE）与移动端NPU
A系列芯片的AI心脏
🍎 Apple📱 移动
18
NPU硬件实例：高通Hexagon DSP与AI Engine
骁龙平台上的异构AI引擎
📶 高通🎛️ DSP
19
NPU硬件实例：地平线（Horizon）征程系列BPU
自动驾驶与边缘计算的BPU架构
🚗 地平线🛣️ BPU
20
存算一体技术：近存计算与存内计算原理
打破冯诺依曼墙的创新范式
💡 存算🔗 近存
21
存算一体技术：SRAM、RRAM、PCM等存储介质对比
介质特性决定存算一体路线
🧪 介质⚖️ 对比
22
存算一体技术：模拟计算与数字计算的权衡
精度、功耗与面积的博弈
📊 模拟🔢 数字
23
光计算与量子计算：下一代算力技术展望
未来算力的潜在颠覆者
🔮 未来⚛️ 量子
24
异构计算架构：CPU+GPU+NPU的协同设计
异构融合的系统级思考
🧩 异构🤝 协同
25
异构计算架构：统一内存与数据一致性模型
内存共享与同步的硬件挑战
💾 统一内存🔄 一致性
26
异构计算架构：任务调度与资源管理（硬件层面）
硬件调度器与资源分配策略
📋 调度⚙️ 资源
27
算力互联技术：NVLink、CCIX、CXL、UCIe等互联标准
高速互联协议与chiplet生态
🔗 互联📡 标准
28
算力互联技术：Chiplet设计与Die-to-Die互联
小芯片封装与异构集成
🧩 Chiplet🔬 D2D
29
算力度量与评测：TOPS、TFLOPS、MACs、带宽与延迟
量化算力，科学评估性能
📏 度量📊 评测
30
未来趋势：AI大模型对算力硬件的挑战与机遇
大模型时代，硬件如何破局
🤖 大模型🚀 机遇