深度学习加速器架构设计核心指南

📚 共计 30 章节

深度学习加速器概述

AI芯片的演进历史、为什么需要专用加速器、核心设计目标（性能、功耗、面积）

计算单元设计

脉动阵列原理、乘加器单元、数据流优化（Weight/Output/Row Stationary）

脉动阵列MAC

存储层次结构

片上SRAM设计、全局缓冲区与本地寄存器、数据复用策略、带宽优化

控制与调度

指令集架构(ISA)设计、空间与时间调度、编译器与硬件协同设计

互联与通信

片上网络(NoC)基础、环形与网格拓扑、数据广播与聚合

量化与低精度计算

定点数表示、INT8/INT4量化、混合精度训练与推理

量化低精度

稀疏性利用

剪枝与稀疏矩阵、稀疏加速器设计、非零值编码与跳过逻辑

内存墙与数据搬运

DDR/HBM接口设计、数据预取与DMA、内存带宽瓶颈分析

功耗与散热设计

动态功耗管理、时钟门控与电源门控、热仿真与散热方案

验证与测试

仿真平台搭建、RTL验证、FPGA原型验证、芯片测试与调试

卷积神经网络加速

卷积层映射、Winograd算法、FFT加速、深度可分离卷积

Transformer与注意力机制加速

Self-Attention计算、KV Cache优化、Flash Attention原理

Transformer注意力

循环神经网络加速

LSTM/GRU映射、时间步展开、BPTT优化

生成式AI模型加速

扩散模型、大语言模型(LLM)推理优化、批处理与连续批处理

多模态模型加速

视觉-语言模型、多模态融合、异构计算

多模态异构

RISC-V在AI加速中的应用

自定义指令扩展、向量扩展(V扩展)、协处理器接口

存算一体架构

近存计算、存内计算、模拟计算与数字计算对比

存算一体近存

光计算与新型计算范式

光学神经网络、光子芯片、量子计算与AI交叉

光计算量子

芯片封装与系统集成

2.5D/3D封装、Chiplet设计、Interconnect技术

软件栈与工具链

编译器框架(TVM、MLIR)、算子库、Profiling工具

性能评估与基准测试

TOPS/Watt、吞吐量、延迟、MLPerf基准

安全与隐私

侧信道攻击防御、可信执行环境(TEE)、联邦学习硬件支持

可重构架构

FPGA与CGRA、动态重构、粗粒度可重构阵列

模拟与混合信号加速器

模拟MAC、ADC/DAC设计、噪声与精度权衡

模拟混合信号

边缘AI加速器

低功耗设计、微控制器级加速、TinyML硬件

云端AI加速器

大规模集群、互联拓扑、数据中心级优化

云端数据中心

自动驾驶AI芯片

实时性要求、功能安全(ISO 26262)、多传感器融合

自动驾驶功能安全

机器人AI芯片

SLAM加速、运动规划、低延迟控制

AI加速器未来趋势

神经形态计算、忆阻器、3D集成、AI for EDA

未来神经形态

综合案例：从架构设计到流片

一个AI加速器的完整设计流程

流片全流程