01
课程导论与以太网基础
千兆以太网概述 · OSI模型与MAC层定位 · 帧结构 · 项目目标与环境
导论帧结构
02
FPGA开发环境搭建
Vivado/Quartus安装 · 仿真工具 · Git工程 · LED灯实验
环境仿真
03
Verilog基础与RTL设计
组合/时序逻辑 · 阻塞赋值 · 状态机 · 同步/异步复位
VerilogFSM
04
时钟域与复位设计
全局时钟 · PLL/DLL · 异步复位同步释放 · 同步器
时钟域复位
05
GMII与RGMII接口详解
GMII时序 · RGMII双沿 · IDDR/ODDR · 约束与眼图
接口时序
06
MAC层发送状态机设计
IFG控制 · 前导码/SFD · CRC并行 · 发送FIFO
发送状态机
07
MAC层接收状态机设计
前导码检测 · 帧长度校验 · CRC错误 · 接收FIFO
接收校验
08
CRC校验模块实现
CRC32算法 · LFSR · 并行计算 · 生成/校验联调
CRCLFSR
09
FIFO设计与流量控制
同步/异步FIFO · 格雷码 · 空满标志 · AXI4-Stream
FIFO流量
10
AXI4-Stream接口详解
协议规范 · TLAST/TKEEP · 打包解包 · MAC桥接
AXI4流
11
MAC控制帧与流控
PAUSE帧 · 流控状态机 · PFC · 背压机制
流控PAUSE
12
MII管理接口(MDIO)
MDIO时序 · 寄存器读写 · PHY状态 · Link检测
MDIO管理
13
PHY芯片配置与初始化
Marvell/Broadcom · 自动协商 · 速度/双工 · 复位序列
PHY初始化
14
时钟数据恢复(CDR)与SERDES
SERDES原理 · CDR · FPGA原语 · 比特滑动
CDRSERDES
15
千兆以太网MAC核集成
Xilinx/Intel IP · 参数配置 · 用户接口 · 仿真验证
IP核集成
16
MAC层调试与仿真
Testbench · Vivado/ModelSim · 波形分析 · 覆盖率
调试仿真
17
时序分析与约束
时序路径 · I/O延迟 · 跨时钟域 · 收敛技巧
时序约束
18
硬件调试方法
ILA/VIO · ChipScope · SignalTap · 板级调试
调试硬件
19
以太网测试与验证
回环测试 · BERT · 吞吐量 · 延迟测量
测试验证
20
UDP/IP协议栈简介
UDP格式 · IP格式 · ARP · 校验和
UDPIP
21
ARP协议实现
请求/响应 · 缓存表 · 状态机 · MAC交互
ARP实现
22
IP层接收与发送
IP头解析 · 分片重组 · 校验和 · 路由查找
IP层路由
23
UDP层实现
端口管理 · 校验和 · 封装解封装 · 应用接口
UDP封装
24
轻量级TCP/IP协议栈
TCP简介 · 三路握手 · 状态机 · 滑动窗口 · 拥塞控制
TCP轻量
25
DMA引擎设计
描述符环 · 数据搬运 · 中断 · MAC/FIFO交互
DMA引擎
26
多端口MAC交换设计
交换架构 · MAC学习 · VLAN · 转发决策
交换多端口
27
时间敏感网络(TSN)入门
802.1AS时间同步 · Qbv门控 · Qci流过滤 · FPGA实现
TSN时间
28
功耗优化与资源管理
时钟门控 · 数据路径 · BRAM/URAM · 功耗分析
功耗优化
29
项目实战：千兆以太网数据采集卡
需求分析 · 系统架构 · 模块集成 · 板级调试
实战采集卡
30
课程总结与进阶方向
常见问题 · 性能瓶颈 · 25G/100G · 学习资源
总结进阶