01
光通信基础与10G标准概述
光纤通信基本原理、10G以太网标准家族（10GBASE-R/W/X）、物理层分层架构（PCS/PMA/PMD）。
基础标准
02
10G物理层芯片选型与架构
主流FPGA与ASIC方案对比、SerDes硬核介绍、时钟与数据恢复（CDR）原理。
芯片SerDes
03
开发环境搭建
硬件平台（FPGA开发板、光模块）、软件工具链（Vivado/Quartus、仿真器）、眼图仪与误码仪使用。
环境工具
04
PCS层编码技术
64B/66B编码原理、加扰（Scrambler）与解扰、同步头（Sync Header）机制。
编码PCS
05
PMA层与SerDes配置
PMA子层功能、SerDes的PCS/PMA接口（如XGMII）、预加重与均衡技术。
PMA均衡
06
PMD层与光模块接口
光模块类型（SFP+/XFP）、MDI接口、激光器驱动与接收器灵敏度。
光模块PMD
07
时钟架构与同步
时钟树设计、参考时钟抖动要求、时钟恢复环路（PLL）调试。
时钟PLL
08
链路初始化与自动协商
10G链路建立流程、自动协商（Auto-Negotiation）协议、链路训练（Link Training）。
链路协商
09
物理层测试与调试
眼图测试、抖动容限测试、误码率（BER）测试、一致性测试。
测试眼图
10
10GBASE-R PCS实现（一）
64B/66B编码器RTL设计、状态机与流水线架构。
RTL编码器
11
10GBASE-R PCS实现（二）
加扰器（LFSR）实现、同步头插入与对齐标记插入。
加扰对齐
12
10GBASE-R PCS实现（三）
解码器设计、同步头检测、解扰与对齐标记锁定。
解码锁定
13
PMA层SerDes接口设计
XGMII接口时序、TBI（Ten-Bit Interface）接口、SerDes的PMA配置寄存器。
接口寄存器
14
时钟数据恢复（CDR）设计
CDR工作原理、相位插值器（PI）与Bang-Bang鉴相器、CDR环路滤波器设计。
CDRPI
15
均衡器设计与实现
CTLE、DFE、FFE原理与实现。
均衡CTLE
16
预加重与去加重技术
发射端预加重原理、去加重参数配置、对眼图的影响。
预加重眼图
17
物理编码子层（PCS）的FEC集成
FEC原理、RS-FEC在10G中的应用、编码/解码集成。
FECRS
18
链路训练与自适应均衡
链路训练协议详解、自适应均衡算法（LMS）、硬件实现架构。
训练LMS
19
多通道绑定与通道偏移
10GBASE-KX4/CX4通道绑定、Skew补偿、Deskew FIFO设计。
绑定Skew
20
物理层管理接口
MDIO/MDC协议、Clause 45寄存器映射、状态监控。
MDIO管理
21
低功耗设计技术
10G PHY功耗分析、DVFS、时钟门控与数据门控。
低功耗门控
22
信号完整性（SI）基础
S参数、回损与插损、串扰分析、PCB设计对10G信号的影响。
SIPCB
23
10G光模块驱动与监控
I2C接口与SFF-8472协议、数字诊断监控（DDM）、激光器偏置与温度补偿。
光模块DDM
24
物理层故障诊断与调试
常见故障（无光、误码高、链路不稳定）、调试方法论、逻辑分析仪与示波器。
调试故障
25
10G PHY的FPGA实现（一）
顶层架构设计、时钟域划分、复位策略。
FPGA架构
26
10G PHY的FPGA实现（二）
PCS模块集成与仿真、PMA SerDes IP核例化。
集成IP核
27
10G PHY的FPGA实现（三）
板级调试、眼图优化、误码率测试。
调试眼图
28
10G光通信物理层发展趋势
25G/50G/100G演进、PAM4调制技术、相干光通信简介。
趋势PAM4
29
项目实战：10G以太网光模块通信系统搭建
需求分析、方案设计、硬件连接、FPGA逻辑实现、系统联调。
实战系统
30
课程总结与进阶路径
知识体系回顾、推荐学习资源（书籍、论文、开源项目）、职业发展建议。
总结进阶