01
课程导论：为什么需要FPGA加速大模型？
FPGA vs GPU vs ASIC对比，课程目标与前置知识。
导论对比
02
大模型推理基础
Transformer架构回顾，自注意力与FFN计算模式，推理瓶颈分析。
Transformer瓶颈
03
FPGA硬件架构基础
LUT、FF、BRAM、DSP、URAM，可编程互联，片上存储层次。
硬件存储
04
开发工具链入门
Vivado/Vitis HLS基础，OpenCL for FPGA，开发流程。
工具链HLS
05
量化基础
INT8/INT4量化，对称 vs 非对称，量化误差分析。
量化INT8
06
矩阵乘法加速（一）
脉动阵列原理，FPGA实现架构，数据复用策略。
脉动阵列数据复用
07
矩阵乘法加速（二）
分块Tiling策略，HLS实现，流水线与并行度优化。
TilingHLS
08
向量与激活函数加速
GELU/SiLU硬件实现，查找表 vs 多项式近似，向量归一化。
激活函数LUT
09
Softmax与LayerNorm硬件实现
数值稳定性，硬件流水线设计。
SoftmaxLayerNorm
10
注意力机制加速（一）
QKV投影矩阵乘法，多头注意力数据重排。
注意力QKV
11
注意力机制加速（二）
FlashAttention思想映射，分块计算，减少HBM带宽。
FlashAttention分块
12
访存优化（一）
DDR/HBM接口，AXI总线技巧，突发传输与对齐。
AXIDDR
13
访存优化（二）
数据预取与乒乓缓冲，BRAM/URAM分配，消除冲突。
乒乓缓冲BRAM
14
流水线设计
任务级 vs 数据级流水线，平衡延迟，背压与流控。
流水线背压
15
编译与调度
TVM/VTA框架，算子调度与代码生成，模型映射。
TVM调度
16
模型部署流程
PyTorch/TF → ONNX → FPGA bitstream 完整流程。
部署ONNX
17
案例实战（一）：BERT
分析各层计算时间，定位瓶颈。
BERT实战
18
案例实战（二）：GPT类模型
KV Cache硬件实现，自回归生成加速。
GPTKV Cache
19
性能评估与调优
吞吐量、延迟、功耗、TOPS/Watt 优化方法。
性能TOPS/W
20
稀疏性利用
权重剪枝与结构化稀疏，稀疏矩阵乘法实现。
稀疏剪枝
21
混合精度推理
FP16+INT4混合精度，动态切换，精度与性能权衡。
混合精度FP16
22
多芯片互联
多FPGA互联方案，模型并行与流水线并行。
互联并行
23
片上网络（NoC）基础
FPGA NoC设计，加速核间通信。
NoC通信
24
动态形状处理
变长序列挑战，动态批处理硬件支持。
动态形状批处理
25
安全与可靠性
比特流加密，侧信道防护，纠错码应用。
安全纠错码
26
前沿趋势
存算一体、光互连FPGA、可重构AI加速器。
前沿存算一体
27
开源项目解析
FINN、hls4ml、DNNWeaver架构与使用。
开源FINN
28
调试与验证
ILA使用，RTL仿真与协同仿真，Bug排查。
调试ILA
29
功耗优化
时钟门控、数据门控、电压频率调节，低功耗技巧。
功耗门控
30
课程总结与展望
回顾全流程，未来FPGA在AI推理中的角色，学习路径建议。
总结展望