01
EDA与华大九天概览
了解集成电路设计流程，认识华大九天Aether工具，安装与License配置。
入门工具链
02
Aether界面初探
启动Aether，熟悉主窗口、菜单栏、工具栏、库管理器与版图编辑器。
界面操作
03
工艺库与设计库
理解PDK概念，加载工艺库，创建与管理个人设计库。
库管理PDK
04
版图基础元素
认识图层（Layer）、几何图形（Rectangle/Polygon/Path）与基本操作。
图形图层
05
绘制第一个版图
使用Aether绘制一个简单的反相器版图，包含有源区、多晶硅、金属层。
实战反相器
06
编辑与修改技巧
学习移动、复制、旋转、镜像、拉伸等编辑命令。
编辑效率
07
图层与显示控制
设置图层颜色、透明度，使用图层过滤器，管理显示/隐藏。
显示图层
08
层次化设计
创建Cell与Instance，理解层次化结构，使用Hierarchy Editor。
层次Cell
09
版图设计规则（DRC）
了解DRC概念，运行Aether DRC检查，解读DRC报告。
验证DRC
10
常见DRC错误修复
修复最小间距、最小宽度、包围规则等常见DRC违例。
修复规则
11
版图与电路一致性检查（LVS）
理解LVS原理，提取网表，运行LVS比对。
LVS网表
12
LVS错误调试
分析LVS不匹配原因，修改版图或电路以通过LVS。
调试匹配
13
寄生参数提取（PEX）
了解寄生效应，使用Aether PEX提取寄生参数。
寄生PEX
14
版图优化技巧
减小面积、优化走线、匹配设计（如差分对、电流镜）。
优化面积
15
天线效应与防护
理解天线效应，添加天线二极管，优化金属跳线。
天线可靠性
16
闩锁效应（Latch-up）防护
理解闩锁效应机理，添加Guard Ring与衬底接触。
Latch-upGuard Ring
17
ESD防护设计
了解ESD原理，设计ESD保护结构（GGNMOS、RCLAMP）。
ESD保护
18
模拟版图匹配技术
共质心布局、叉指结构、虚拟器件（Dummy）的应用。
匹配模拟
19
电源网络设计
规划电源地线网络，使用宽金属与多层金属降低IR Drop。
电源IR Drop
20
信号完整性考虑
屏蔽敏感信号，避免串扰，差分信号走线规则。
信号串扰
21
版图布局规划
顶层布局策略，模块划分，I/O PAD规划。
布局顶层
22
版图自动布线
使用Aether自动布线功能，设置布线规则与约束。
自动布线约束
23
版图手动布线技巧
关键信号手动布线，优化走线路径，减少寄生。
手动关键信号
24
版图验证流程
综合运行DRC/LVS/ERC，生成验证报告，确保流片前零错误。
验证流片
25
版图导出与数据交接
导出GDSII文件，生成CIF/LEF文件，与数字后端交接。
GDSII数据交接
26
脚本化操作入门
使用Tcl脚本自动化重复性版图操作。
Tcl自动化
27
Skill语言基础
了解Skill语言，编写简单函数辅助版图设计。
Skill编程
28
版图设计项目管理
版本控制（Git），设计文档撰写，团队协作规范。
Git协作
29
典型电路版图实战（一）
运算放大器（Op-Amp）版图设计全流程。
Op-Amp实战
30
典型电路版图实战（二）
带隙基准（Bandgap）版图设计全流程与总结。
Bandgap总结