01
内存墙概述
什么是内存墙 · 成因 · 对系统性能的影响 · 突破技术路线概览
基础概念
02
CMN互联架构基础
CMN基本概念 · ARM架构位置 · 主要组件(HN-F/HN-I/SN-F/RN-F)
CMN架构
03
CMN拓扑与路由
Mesh拓扑 · 数据路由 · QoS · 延迟与带宽特性
拓扑路由
04
CMN一致性协议
MESI实现 · Snoop Filter · 一致性流量优化 · 死锁问题
一致性实战
05
CMN与内存控制器接口
连接DDR控制器 · 地址映射 · 加权Round-Robin · Page Policy
接口调度
06
DDR5内存技术基础
DDR5改进 · Bank Group · 速率带宽计算 · 功耗管理
DDR5基础
07
DDR5物理层(PHY)设计
关键模块(DQ/DQS/CA) · 信号完整性 · 眼图分析 · 调试经历
PHY信号
08
DDR5训练与校准
ZQ校准 · Read/Write Leveling · DQS Gating · Vref训练 · 排查思路
训练调试
09
DDR5刷新与纠错
Same/Per Bank Refresh · ECC · Chipkill技术
刷新ECC
10
HBM（高带宽内存）基础
堆叠架构 · TSV技术 · 带宽优势 · 与DDR5对比
HBM高带宽
11
HBM2E与HBM3
关键规格 · HBM3改进 · PHY挑战 · 散热问题
HBM2EHBM3
12
内存控制器架构
内部结构 · Credit-Based流控 · 命令重排序
控制器架构
13
内存调度算法
FR-FCFS · PAR-BS · Bank Aware · 优化经验
调度算法
14
内存地址映射与交织
Channel/Rank/Bank Interleaving · 性能影响
地址交织
15
内存功耗管理
VDD/VDDQ · Self-Refresh · Power Down · 温度补偿刷新
功耗管理
16
内存测试与验证
BIST · Pattern测试 · 压力测试 · 覆盖率分析
测试验证
17
内存可靠性工程
软/硬错误 · SECDED · ECC延迟 · RAS特性
可靠性RAS
18
内存墙的软件优化
数据局部性 · Cache友好 · 预取 · NUMA优化
软件优化
19
内存墙的硬件预取
预取器原理 · Stream/Stride Prefetcher · 预取污染
硬件预取
20
近内存计算 (Near-Memory)
概念 · PIM技术 · Samsung HBM-PIM案例分析
近内存PIM
21
存算一体技术
基本原理 · 模拟/数字存算一体 · 精度功耗挑战
存算一体前沿
22
CXL内存扩展
CXL协议 · Type 3设备 · 与CMN协同 · 原型验证经验
CXL扩展
23
内存池化技术
池化概念 · Gen-Z/OpenCAPI · CXL实现 · 性能开销
池化CXL
24
非易失性内存 (NVM)
Intel Optane DCPMM · 读写特性 · 与DRAM混合 · 磨损均衡
NVM持久化
25
内存墙的量化分析
Roofline模型 · 带宽利用率 · 延迟分解 · 瓶颈定位
量化分析
26
内存仿真与建模
DRAMSim3/4 · SystemC模型 · Trace-Driven · 时序问题
仿真建模
27
内存墙的未来趋势
DDR6 · HBM4 · 光学互连 · 量子内存探索
未来趋势
28
CMN与内存系统协同设计
QoS协同 · 带宽分配 · 端到端延迟优化
协同设计
29
实战案例：某AI芯片内存墙突破
项目背景 · CMN配置 · DDR5调优 · HBM集成 · 性能收益
实战AI芯片
30
课程总结与展望
全景回顾 · 关键技术点 · 未来方向 · 学习资源推荐
总结展望