第01章
缓存一致性概述
为什么需要缓存一致性？CPU、GPU、加速器的异构计算场景。
异构计算动机
第02章
缓存基础回顾
Cache Line、MESI协议基础、写策略（写直达/写回）。
MESI写策略
第03章
一致性问题的根源
多核共享内存、DMA访问、非一致性内存访问(NUMA)。
NUMADMA
第04章
Snooping协议详解
总线监听机制、状态转换、总线带宽瓶颈。
总线监听带宽
第05章
Directory协议详解
目录结构、Home节点、请求转发流程。
目录Home节点
第06章
MESI协议深入
Modified、Exclusive、Shared、Invalid状态机。
状态机经典
第07章
MOESI与MESIF协议
Owner状态与Forward状态的引入。
MOESIMESIF
第08章
一致性协议实现挑战
死锁、活锁、饥饿问题及解决方案。
死锁活锁饥饿
第09章
CPU多核缓存一致性
Intel MESIF、AMD MOESI实战案例。
IntelAMD
第10章
GPU缓存架构
L1/L2缓存、SM与缓存分区、全局内存与共享内存。
GPUSM
第11章
GPU缓存一致性需求
统一内存访问、CPU-GPU数据共享。
统一内存CPU-GPU
第12章
NVIDIA GPU一致性方案
NVLink、统一内存、Page Migration Engine。
NVLinkNVIDIA
第13章
AMD GPU一致性方案
Infinity Fabric、GPU内存与系统内存一致性。
Infinity FabricAMD
第14章
加速器（NPU/TPU）缓存架构
脉动阵列、片上SRAM、HBM管理。
NPUTPU脉动阵列
第15章
加速器一致性接口
CCIX、CXL、OpenCAPI协议介绍。
CCIXCXLOpenCAPI
第16章
CXL协议详解
CXL.io、CXL.cache、CXL.mem三种子协议。
CXL.ioCXL.cacheCXL.mem
第17章
CCIX协议详解
CHI协议映射、一致性域管理。
CHI一致性域
第18章
OpenCAPI协议详解
加速器与主机内存直接访问。
OpenCAPI直接访问
第19章
异构一致性系统设计
一致性域划分、代理节点设计。
异构代理节点
第20章
一致性协议硬件实现
目录缓存、Snoop过滤器、探听滤波器。
硬件Snoop过滤器
第21章
一致性协议软件栈
操作系统支持、驱动层一致性管理。
软件栈驱动
第22章
内存模型与一致性
x86-TSO、ARMv8弱一致性模型、GPU弱一致性。
TSOARMv8弱一致性
第23章
原子操作与同步原语
CAS、LL/SC、Fence指令在一致性中的作用。
CASLL/SCFence
第24章
一致性性能优化
写合并、预取、Non-temporal指令。
写合并预取Non-temporal
第25章
一致性验证与调试
随机测试、形式化验证、硬件追踪。
验证形式化追踪
第26章
业界方案对比
Intel、AMD、NVIDIA、ARM、RISC-V一致性方案。
对比RISC-V
第27章
RISC-V一致性扩展
RISC-V一致性总线规范、TileLink协议。
TileLinkRISC-V
第28章
未来趋势
CXL 3.0、池化内存、分解式计算对一致性的影响。
CXL 3.0池化内存分解式
第29章
实战案例：基于CXL的加速器缓存一致性设计
基于CXL的加速器缓存一致性设计。
CXL实战加速器
第30章
课程总结
缓存一致性设计权衡、未来挑战与学习路径。
总结学习路径