01
HBM基础与演进
从GDDR到HBM的技术跃迁，HBM1/2/2E/3/3E标准对比，HBM4展望。
标准演进
02
HBM物理层详解
TSV（硅通孔）、microbump（微凸点）、中介层（Interposer）技术。
封装互连
03
HBM协议栈
DRAM Core、Bank Group、Channel、Pseudochannel架构。
架构协议
04
HBM时序与功耗
tCK、tRCD、tRP、tRAS等关键时序参数，功耗模型与计算。
时序功耗
05
CMN-HNI架构概览
ARM CMN总线家族（CMN-600/650/700），HNI角色定位。
总线HNI
06
HNI内部微架构
Request Node、Home Node、SN-Filter、Cache Coherency逻辑。
微架构一致性
07
CHI协议基础
CHI协议层（Link/Network/Protocol），Flit格式与事务类型。
CHIFlit
08
HNI与HBM物理连接
PHY层对接（DFI、LPDDR/HBM PHY），时钟域同步。
PHY时钟
09
地址映射策略
HBM地址空间划分，Interleaving与Channel Stripping。
地址交织
10
读写事务流程
HNI发起读请求→HBM响应→数据返回Home Node完整路径。
事务数据流
11
原子操作与一致性
AMO在HBM上的实现，Dirty状态管理。
原子一致性
12
调度器设计
HNI侧Request Scheduler，HBM侧Command Scheduler，QoS策略。
调度QoS
13
带宽与延迟优化
Bank Group并行性，Write Combining，Read Prefetch技术。
优化带宽
14
电源管理协同
HBM Self-Refresh、Power Down模式，HNI侧Clock Gating联动。
电源低功耗
15
ECC与RAS
HBM片上ECC（SEC-DED），HNI侧RAS支持。
ECC可靠性
16
训练与校准
HBM初始化序列（ZQ Cal、MRR/MRW），HNI侧Eye Training。
训练校准
17
DFI接口详解
DFI 5.0协议，Command/Address/Data Bus时序，低功耗信号。
DFI接口
18
多HBM堆叠设计
多Die堆叠、多Channel扩展，HNI侧Port Aggregation。
堆叠扩展
19
死锁与活锁预防
Protocol Level死锁避免，HNI侧Buffer管理策略。
死锁协议
20
性能建模与分析
使用Gem5/DRAMsim3搭建HBM-CMN联合仿真环境。
仿真性能
21
验证策略
HBM VIP集成，HNI侧Checker，Coherency测试用例设计。
验证VIP
22
物理设计考量
HBM与SoC的2.5D/3D封装，Interposer布线，热管理。
封装热
23
调试与诊断
HBM训练失败分析，HNI侧Trace与Logging机制。
调试Trace
24
安全特性
HBM侧Secure Region，HNI侧Access Control与Firewall。
安全防火墙
25
高级用例
HBM用于AI/ML加速器，HNI侧Streaming Access模式。
AI流式
26
标准演进
HBM4接口变化（2048-bit宽、6.4Gbps+），对HNI设计的挑战。
HBM4挑战
27
低延迟优化
HNI侧Speculative Read，HBM侧Row Buffer Hit率提升。
低延迟预取
28
虚拟化支持
HBM Partitioning，HNI侧SMMU集成与地址翻译。
虚拟化SMMU
29
测试芯片案例
基于某商用HBM3+CMN-700的协同设计实例分析。
案例HBM3
30
未来趋势
CXL内存池化与HBM的融合，HNI在Disaggregated Memory中的角色。
CXL池化