建立时间/保持时间
时序路径分类
时钟域与同步设计
create_clock
set_input/output_delay
false_path / multicycle
启动PrimeTime
读取设计与库
report_timing详解
slack/transition
capacitance/skew
data/clock path
Cell Sizing
Buffer Insertion
VT Swap / 逻辑重组
Delay Cell插入
路径长度匹配
时钟偏斜调整
驱动能力分析
Buffer Tree重构
Level调整
OCV概念
Derating因子
AOCV / POCV
时钟路径悲观移除
CRPR实现
PrimeTime CPPR
Pre/Post-mask ECO
ECO流程
ECO工具链
PT ECO工作流
write_changes
fix_eco_timing
place_eco_cells
route_eco
增量物理实现
setup/hold修复
面积与功耗权衡
ECO策略
Block-level约束
顶层时序收敛
接口时序模型
FinFET效应
RC寄生参数
IR Drop影响
Timing Signoff
Corner选择
Margin策略
Setup修复实战
Hold修复实战
复杂ECO案例