🧰 Synopsys EDA
从零到项目落地
📚 30章 · 完整工具链
v2.0
01
EDA概述与Synopsys生态
什么是EDA
数字芯片设计流程
Synopsys工具链全景
课程路线图
02
Linux环境搭建与基础
虚拟机安装
CentOS/Ubuntu配置
常用Linux命令
文件权限管理
环境变量设置
03
VCS基础与编译流程
VCS简介
单文件编译
多文件编译
Makefile基础
仿真波形生成
04
VCS高级特性
增量编译
覆盖率收集
VCS与DVE/Verdi联合调试
常见编译错误排查
05
Verdi调试技巧
波形查看
信号追踪
FSDB dump
nTrace使用
nSchema原理图分析
06
Design Compiler入门
逻辑综合概念
DC启动与设置
综合库文件介绍
时序约束基础
07
DC综合流程实战
RTL读入
综合策略
面积与速度优化
综合报告分析
网表输出
08
DC时序约束进阶
create_clock
set_input_delay
set_output_delay
false_path
multicycle_path
09
Formality形式验证
形式验证原理
Formality流程
LEC比对
debug技巧
常见问题
10
IC Compiler II布局规划
物理设计流程
floorplan规划
IO规划
电源网络规划
11
ICC II单元放置
标准单元放置
congestion分析
placement优化
时序预评估
12
ICC II时钟树综合
CTS概念
时钟树约束
skew优化
时钟树报告分析
13
ICC II布线
全局布线
详细布线
布线优化
天线效应修复
DFM规则
14
ICC II时序收敛
setup/hold修复
ECO流程
signoff时序
多模式多角分析
15
PrimeTime STA基础
STA概念
PrimeTime启动
时序库加载
基本时序检查
16
PrimeTime时序分析实战
建立时间检查
保持时间检查
时序路径分组
报告解读
17
PrimeTime高级分析
OCV
AOCV
POCV
CRPR
时序例外处理
18
StarRC寄生参数提取
寄生参数概念
StarRC流程
nxtgrd文件
spef生成与检查
19
VCS与Verdi联合仿真调试
testbench编写
波形dump
断言调试
覆盖率分析
20
DC与Formality联合流程
综合后形式验证
网表一致性检查
ECO验证
21
ICC II与PrimeTime时序闭环
从布局到signoff时序迭代
QoR优化
22
Redhawk功耗分析
功耗分析基础
Redhawk流程
动态功耗
静态功耗
IR drop分析
23
TetraMAX ATPG
可测试性设计
扫描链插入
ATPG流程
故障覆盖率分析
24
Synopsys DFT Compiler
DFT架构
boundary scan
MBIST
测试综合
25
VCS VIP与验证方法学
UVM基础
VCS VIP集成
寄存器模型
sequence机制
26
Synopsys工具链脚本自动化
Tcl脚本基础
工具链脚本整合
自动化流程搭建
27
项目实战一：RISC-V处理器综合与STA
RTL准备
综合脚本
时序约束
STA报告分析
28
项目实战二：AI加速器后端实现
floorplan到signoff
功耗优化
物理验证
29
项目实战三：SoC芯片DFT与测试
扫描链插入
ATPG
测试覆盖率优化
30
课程总结与职业发展
工具链回顾
常见面试题
学习资源推荐
职业路径规划