- 什么是形式验证
- Formality在芯片设计流程中的位置
- 与传统仿真验证的对比
- 软件安装
- License配置
- 环境变量设置 · 启动与退出
- Reference Design & Implementation
- 逻辑锥
- 等价性检查原理
- read_design · set_top
- 运行比对 (verify)
- 常用Tcl流程
- SVF文件的作用
- 生成SVF文件
- 在Formality中使用SVF
- RTL与门级网表比对
- 综合优化对等价性影响
- 处理综合引入的不匹配
- DFT插入对设计的影响
- 扫描链等价性验证
- 处理扫描使能信号
- ECO流程介绍
- Formality在ECO中的应用
- 增量比对技巧
- 理解不匹配报告
- 使用GUI调试不匹配
- 常见不匹配原因
- DC综合流程中的Formality
- 自动调用Formality
- 脚本集成
- 后端物理设计中的验证
- 布局布线后的比对
- 时序与功能的协同
- 与VCS、NC-Sim协同
- 波形调试接口
- 数据流集成
- RTL到GDSII全流程形式验证
- 项目经验总结
- 最佳实践分享