- 什么是标准单元库特征化
- SiliconSmart 工具简介
- 特征化在数字后端流程中的位置
- SiliconSmart 软件安装
- License 配置
- 环境变量设置 & 依赖工具检查
- 理解 .lib 模型
- .tch 技术文件 & .sp SPICE 网表
- 工艺角 (PVT) 定义
- .plib 库文件结构
- .ctrl 控制文件配置
- .tch 技术文件参数解析
- MOS管模型 (BSIM3/4)
- 标准单元网表结构
- 寄生参数提取
- 时序弧 (Timing Arc) 概念
- 组合逻辑与时序逻辑建模
- 状态机建模
- Cell Rise/Fall Delay
- Transition Time
- Input Slew 与 Output Load 的关系
- Setup/Hold Time
- Recovery/Removal Time
- Minimum Pulse Width 检查
- 动态功耗 (Switching Power)
- 内部功耗 (Internal Power)
- 漏电功耗 (Leakage Power)
- 输出噪声 (Output Noise)
- 串扰噪声 (Crosstalk Noise)
- 噪声传播模型
- CCS 原理 & 电流波形建模
- 与 NLDM 的对比
- 精度提升策略
- .lib 文件结构
- group 与 attribute
- 电压/温度/工艺角映射
- 库一致性检查
- 时序精度验证
- 与 SPICE 仿真结果对比
- 功耗模型精度验证
- 不同 PVT 条件下功耗对比
- 漏电模型校准
- 噪声模型精度验证
- 串扰噪声传播验证
- 与 HSPICE 结果对比
- MTCMOS (多阈值) 单元
- 电源门控 (Power Gating)
- 保持寄存器 (Retention Flip-Flop)
- 时钟门控 (Clock Gating)
- 多输入组合逻辑
- 三态门 (Tri-state Buffer)
- SRAM/ROM 特征化方法
- 定制 IP 库特征化
- Memory Compiler 输出处理
- Tcl 脚本控制 SiliconSmart
- Python 自动化流程
- Makefile 构建系统
- 常见错误代码解析
- 日志文件分析
- SPICE 仿真失败排查
- Slew/Load 索引点优化
- 仿真精度设置
- 收敛性提升方法
- 库质量指标 (QoR)
- 时序/功耗/噪声综合评估
- 与 Foundry 参考库对比
- 与 Synopsys DC/PT 集成
- 与 Cadence Genus/Tempus 集成
- 与 Innovus/ICC2 集成
- 从零开始构建标准单元库
- 完整特征化流程演示
- 常见问题与解决方案总结