🎨 版图设计规则检查实战
Cadence Virtuoso · 30章 从入门到Sign-off
🧑🎓
风格 · 轻松进阶
01
DRC基础概念
· 设计规则检查
什么是DRC
芯片设计流程
重要性
02
Virtuoso环境准备
启动Virtuoso
创建Library
Cell View
工艺库
03
版图编辑器入门
Layout Editor界面
菜单工具栏
快捷键
04
基础图层与层次
工艺层概念
N阱/有源区
多晶硅/金属
颜色填充
05
绘制基础器件
NMOS/PMOS
电阻电容
保护环
06
版图设计规则文件
.tcl / .lydrc
规则结构
读懂规则
07
运行DRC检查
启动DRC
选择规则文件
运行日志
08
DRC结果解读
错误标记Marker
Error Browser
定位错误
09
常见DRC错误类型 (上)
最小宽度
最小间距
最小面积
10
常见DRC错误类型 (中)
天线效应
闩锁效应
阱/衬底接触
11
常见DRC错误类型 (下)
金属密度
通孔/接触孔
ESD规则
12
DRC错误修复实战 (一)
宽度/间距修复
调整多边形
13
DRC错误修复实战 (二)
天线效应修复
插入天线二极管
14
DRC错误修复实战 (三)
阱/衬底接触
添加保护环
15
DRC错误修复实战 (四)
金属密度违规
添加Dummy Metal
16
DRC错误修复实战 (五)
通孔/接触孔阵列
调整孔间距
17
层次化DRC检查
Hierarchical DRC
Flat vs Hier
设置
18
DRC规则文件自定义
修改参数
添加自定义规则
版本管理
19
DRC与LVS的关系
DRC vs LVS
DRC Clean前提
20
DRC脚本化运行
命令行运行
批量处理
自动化流程
21
DRC结果过滤与分类
按类型过滤
按层次过滤
生成报告
22
多工艺角DRC检查
TT/SS/FF
规则差异
切换规则文件
23
DRC与可靠性设计
电迁移EM
IR Drop
热效应
24
DRC Debug技巧
Calibre RVE
Assura Debug
交叉探测
25
DRC加速方法
减少检查区域
分层检查
优化规则
26
DRC常见误区与陷阱
忽略Warning
过度自动修复
不检查全芯片
27
DRC Sign-off流程
最终检查清单
报告签署
归档要求
28
DRC在先进工艺中的挑战
FinFET规则
多重patterning
光刻约束
29
DRC案例分析 (一)
模拟电路版图
运放常见问题
30
DRC案例分析 (二)
数字电路版图
标准单元库DRC