GPU IP 可扩展多核架构设计
📘 30章
· 从基础到前沿
01
GPU架构演进史
从固定管线到统一着色器，GPU架构的演变历程与驱动力。
02
可扩展多核架构概述
多核架构的核心理念、可扩展性定义、性能与面积的权衡。
03
计算单元设计
流处理器簇（SM/CU）的内部结构、标量与向量单元设计。
04
线程调度机制
Warp/Wavefront概念、两级线程调度器、线程块分配策略。
05
内存层次结构
寄存器文件、共享内存、L1/L2缓存、全局内存的层次化设计。
06
互连网络设计
片上网络（NoC）拓扑、路由算法、流控机制在多核GPU中的应用。
07
缓存一致性协议
GPU中的缓存一致性挑战、宽松一致性模型、同步原语。
08
指令集架构设计
SIMT执行模型、谓词执行、发散与汇聚处理。
09
流水线设计
前端取指译码、发射、执行、写回各阶段优化。
10
寄存器文件优化
多端口设计、bank冲突避免、寄存器重命名技术。
11
共享内存与同步
Bank冲突分析、Barrier同步机制、归约操作优化。
12
全局内存访问优化
合并访问、对齐要求、预取技术。
13
纹理与光栅化单元
纹理缓存设计、双线性插值、LOD管理。
14
张量核心（Tensor Core）
矩阵乘累加单元设计、混合精度支持、稀疏性利用。
15
光线追踪加速
BVH遍历单元、相交测试硬件、光线排序机制。
16
功耗管理
动态电压频率调整（DVFS）、时钟门控、电源门控策略。
17
时钟与复位设计
多时钟域同步、异步复位同步释放、时钟树综合考量。
18
验证策略
仿真验证、形式化验证、FPGA原型验证在GPU IP中的应用。
19
物理设计考量
布局规划、拥塞管理、IR Drop分析、信号完整性。
20
多芯片模块（MCM）GPU
Die间互连、一致性扩展、封装技术。
21
虚拟化与多实例GPU
硬件分区、SR-IOV支持、服务质量（QoS）保证。
22
安全架构
隔离执行、内存加密、侧信道攻击防护。
23
调试与可观测性
硬件性能计数器、追踪缓冲区、JTAG调试接口。
24
编译器协同设计
指令调度优化、寄存器分配、循环展开的硬件支持。
25
API与驱动接口
CUDA/RDNA架构的硬件抽象层、命令处理器设计。
26
性能建模与分析
Roofline模型、瓶颈分析、模拟器构建方法。
27
面积优化技术
资源共享、数据路径折叠、门控时钟的微架构实现。
28
频率提升技术
关键路径优化、流水线重定时、多米诺逻辑应用。
29
先进工艺适配
FinFET效应、设计规则检查（DRC）、金属层规划。
30
未来趋势
存内计算、3D堆叠、光互连、自适应架构的探索方向。