🧠 GPU IP 深度学习加速单元 实战课程 · 30章

⚡ 从架构到流片
01 GPU IP概述
GPU发展简史 深度学习为什么需要GPU GPU IP在SoC中的定位
02 计算核心架构
流处理器(SP)与线程束(Warp)调度 SIMT执行模型详解
03 存储层次结构
寄存器文件 共享内存 L1/L2缓存 全局内存与HBM
04 张量核心(Tensor Core)
矩阵乘累加运算原理 WMMA API编程入门
05 卷积加速器设计
im2col算法 Winograd算法 直接卷积硬件映射
06 数据流与脉动阵列
权重固定 输出固定 行固定数据流对比
07 片上互联与NoC
Ring Mesh与Crossbar拓扑 带宽与延迟权衡
08 内存控制器与带宽优化
DDR5/LPDDR5/HBM2E控制器设计要点
09 指令集架构(ISA)
标量指令 向量指令 矩阵指令编码格式
10 编译器前端
TVM与MLIR中间表示 算子融合策略
11 编译器后端
指令调度 寄存器分配 内存地址生成
12 运行时与驱动
CUDA驱动API OpenCL运行时 内存池管理
13 量化推理加速
INT8/INT4量化原理 对称与非对称量化硬件实现
14 稀疏化加速
结构化与非结构化稀疏 稀疏张量核心设计
15 注意力机制加速
Transformer中QKV计算的硬件映射 FlashAttention原理
16 多实例GPU(MIG)
硬件分区 服务质量(QoS)隔离 虚拟化支持
17 功耗管理
动态电压频率调整(DVFS) 时钟门控 电源门控策略
18 热管理
片上温度传感器布局 动态热管理算法 降频策略
19 测试与验证
UVM验证环境搭建 覆盖率驱动验证 形式化验证
20 物理设计
综合 布局布线 时钟树综合 静态时序分析
21 封装与PCB设计
2.5D/3D封装 硅中介层 信号完整性分析
22 性能建模
Roofline模型 吞吐量计算 延迟隐藏分析
23 基准测试
MLPerf推理/训练基准 ResNet-50/BERT性能调优
24 调试工具
NVIDIA Nsight Valgrind 自定义性能计数器
25 安全与信任
可信执行环境(TEE) 侧信道攻击防御 安全启动
26 RISC-V协处理器
自定义扩展指令 向量扩展与矩阵扩展集成
27 开源GPU IP
Vortex GPU MIAOW Nyuzi处理器架构分析
28 芯片流片案例
7nm/5nm GPU IP流片经验 常见失败教训
29 未来趋势
存内计算 光子计算 量子计算与GPU融合
30 综合项目
设计微型深度学习加速器 从架构到RTL实现