⚡ 低功耗 · 微架构

01 功耗危机：从摩尔定律到暗硅时代 为什么低功耗设计成了芯片设计的头号难题？ 02 功耗基础：动态功耗与静态功耗 物理本质与电压、频率、工艺的关系 03 功耗建模：基于活动因子的估算 常用EDA功耗分析工具链 04 架构级节能：DVFS原理与挑战 动态电压频率调整 · 经典案例 05 多阈值电压库与电源门控 漏电功耗的“断舍离” 06 近阈值/亚阈值计算 极限节能背后的性能与可靠性代价 07 时钟门控入门：时钟树与功耗占比 为什么时钟门控是“性价比之王”？ 08 时钟门控基础：锁存器+与门 经典门控单元与综合工具自动插入 09 进阶：多位寄存器与ICG单元 降低时钟歪斜与面积 10 RTL级手动门控技巧 数据有效信号、使能信号与门控逻辑 11 综合与后端中的时钟门控检查 避免毛刺与功能错误 12 微架构基础：五级流水线功耗热点 取指、译码、执行、访存、写回 13 流水线级平衡与门控 根据指令类型动态关闭空闲流水段 14 乱序执行中的功耗管理 发射队列与重排序缓冲区的门控 15 分支预测器功耗优化 局部预测器到混合预测器的门控 16 Cache功耗模型与路预测 路关闭、细粒度门控技术 17 寄存器堆多端口功耗 读写端口的分时门控方案 18 TLB与MMU低功耗设计 利用局部性减少不必要的查找 19 片上网络(NoC)功耗分布 链路与路由器的时钟门控 20 共享总线与交叉开关功耗对比 基于流量的动态门控 21 多时钟域设计的功耗挑战 异步FIFO与握手同步的能耗权衡 22 全局异步局部同步(GALS) 实现真正的“按需时钟” 23 运行时功耗管理单元(PMU) P-State与C-State的硬件实现 24 指令窗口与执行单元动态调整 根据ILP动态开关功能单元 25 热管理：DVFS+时钟门控联动 防止芯片“发烧”并保证可靠性 26 低功耗设计验证挑战 CPF/UPF功耗意图文件编写与检查 27 功耗仿真与数模混合仿真 流片前准确评估节能效果 28 非易失性存储器(RRAM)在CPU缓存 时钟门控的新形态 29 近似计算与错误容忍 放松精度换取极致能效比 30 课程总结：架构师视角看低功耗 平衡性能、功耗与面积 (PPA)