嵌入式CPU架构设计与性能优化实战 · 课程目录

01

嵌入式CPU概述

定义、分类（ARM/RISC-V/MIPS）、IoT/汽车/工业控制、发展趋势

02

指令集架构基础

ISA概念、CISC vs RISC、RISC-V指令集详解

03

流水线技术基础

经典5级流水线(IF/ID/EX/MEM/WB)、结构/数据/控制冒险

04

数据冒险与转发技术

数据转发(Forwarding)、Load-Use冒险处理

05

控制冒险与分支预测

静态/动态预测、2位饱和计数器、BTB、准确率影响

06

存储层次结构设计

Cache原理(直接/组相联/全相联)、替换策略(LRU/随机/FIFO)

07

Cache性能优化

命中/缺失率、写直达/写回、写缓冲、预取技术

08

内存管理单元(MMU)

虚拟地址转换、页表与TLB、TLB缺失处理

09

异常与中断处理

异常向量表、现场保存/恢复、优先级与嵌套中断

10

多周期与单周期CPU设计

单/多周期架构、状态机控制逻辑设计

11

RISC-V单周期CPU实现

RV32I、ALU、寄存器堆、控制单元设计

12

RISC-V多周期CPU实现

FSM设计、数据通路与控制信号协同、性能对比

13

流水线CPU设计实战

5级流水线改造、流水线寄存器插入、数据通路调整

14

流水线冲突解决实战

数据转发网络、Load-Use停顿、分支预测器硬件

15

超标量架构入门

超标量概念、顺序/乱序发射、资源冲突与调度

16

乱序执行与重排序缓冲

ROB工作原理、寄存器重命名技术

17

VLIW架构设计

超长指令字、与超标量对比、编译器角色

18

多核与多线程技术

同构/异构、SMT、缓存一致性(MESI)

19

低功耗设计技术

动态/静态功耗、时钟门控、电源门控、DVFS

20

性能评估与基准测试

IPC/CPI/MIPS、CoreMark、SPEC、性能分析

21

RISC-V工具链与仿真

GCC交叉编译、Spike/QEMU、Perf分析工具

22

FPGA原型验证

FPGA流程、部署RISC-V CPU、调试与逻辑分析仪

23

高级优化技术

循环展开、软件流水线、SIMD、向量处理

24

安全架构设计

信任根、PUF、侧信道防御、MPU

25

实时性设计

实时系统、中断延迟优化、任务调度、Cache锁定

26

总线与互联架构

AMBA(AHB/APB/AXI)、NoC、点对点互联

27

调试与追踪技术

JTAG、CoreSight、RISC-V调试规范、硬件断点

28

AI加速器与CPU融合

NPU协同、自定义指令扩展、TPU原理

29

SoC集成与验证

SoC架构、IP集成、UVM验证、形式化验证

30

未来趋势与职业发展

RISC-V生态、Chiplet、开源硬件、技能树

⚡ 点击卡片标题跳转对应章节 · 30章完整目录 · 风格