🧠 矩阵乘法单元 · 设计
📘 深度学习加速器 · 30章
01
矩阵乘法单元概述
深度学习中的矩阵运算
加速器架构概览
地位与挑战
02
数字系统基础回顾
二进制与定点数
补码运算
加法器与乘法器基础
流水线概念
03
脉动阵列架构（一）
基本原理
数据流方式
权重固定/输入固定/输出固定
04
脉动阵列架构（二）
经典Systolic Array (TPU v1)
数据复用与带宽优化
05
脉动阵列架构（三）
优缺点分析
不同数据流对比
适用场景
06
一维矩阵乘法单元
向量点积单元设计
乘累加 (MAC) 微架构
累加器设计
07
二维矩阵乘法单元
全连接层矩阵乘法
二维MAC阵列设计
部分和的处理
08
数据复用策略
输入特征图复用
权重复用
输出部分和复用
循环分块 (Tiling)
09
存储层次设计
片上SRAM与寄存器文件
多级存储结构
数据搬运与DMA
10
控制逻辑设计
状态机与微码
指令集设计 (VLIW)
地址生成器
11
卷积的矩阵化 (Im2Col)
Im2Col算法原理
内存布局转换
与矩阵乘法单元的接口
12
Winograd卷积加速
Winograd算法原理
F(2x2, 3x3)实现
与脉动阵列的结合
13
稀疏矩阵乘法（一）
权重剪枝与稀疏性
稀疏矩阵编码格式 (CSR/CSC)
14
稀疏矩阵乘法（二）
稀疏脉动阵列设计
跳过零值计算
负载均衡问题
15
低精度量化（一）
INT8/INT4量化原理
对称与非对称量化
量化感知训练
16
低精度量化（二）
混合精度乘法单元设计
INT8乘法器微架构
累加器位宽选择
17
乘法器微架构（一）
Booth编码
Wallace树
进位保留加法器 (CSA)
18
乘法器微架构（二）
位宽可配置乘法器
支持多种数据类型的乘法单元
19
累加器与加法树
多输入加法树设计
浮点累加与定点累加
饱和与舍入处理
20
流水线设计
乘法单元流水线划分
寄存器平衡
流水线冒险与停顿
21
时钟与功耗
时钟门控
操作数门控
多电压域设计
功耗估算方法
22
验证策略
定向测试与随机测试
形式化验证
仿真与Emulation
覆盖率驱动验证
23
RTL设计实战（一）
4x4脉动阵列 (SystemVerilog)
模块划分与接口定义
24
RTL设计实战（二）
MAC单元RTL
流水线寄存器插入
仿真波形调试
25
RTL设计实战（三）
控制状态机
地址生成逻辑
与DMA的握手协议
26
综合与时序分析
逻辑综合流程
时序约束 (SDC)
关键路径分析与优化
27
面积与性能权衡
MAC阵列规模选择
存储与计算平衡
Roof-line模型分析
28
前沿架构（一）
近存计算与存内计算
3D堆叠存储
光互连
29
前沿架构（二）
可重构矩阵乘法单元
粗粒度可重构阵列 (CGRA)
30
课程总结与项目实践
设计简单矩阵乘法加速器
性能评估与报告撰写