SoC数据通路与流水线设计
📚 30章 · 从入门到实战
v2.0
01
课程导论与基础概念
什么是SoC？数据通路与流水线的核心地位
→
02
数字逻辑基础回顾
组合与时序逻辑 · 时钟复位 · 建立/保持时间
→
03
RISC-V指令集架构概览
RV32I基础格式 · 寄存器堆 · 指令周期
→
04
单周期数据通路设计
取指·译码·执行·访存·写回五阶段模型
→
05
单周期数据通路实现
ALU设计 · 寄存器文件 · 立即数生成器
→
06
单周期数据通路控制单元
主控器 · ALU控制 · 分支控制逻辑
→
07
单周期处理器性能分析
关键路径 · 时钟周期 · CPI=1的代价
→
08
流水线概念引入
基本原理 · 吞吐率与延迟 · 深度权衡
→
09
五级流水线数据通路
IF·ID·EX·MEM·WB 阶段划分与寄存器
→
10
流水线控制通路
控制信号传递 · 写使能 · 选择器控制
→
11
流水线冒险概述
结构·数据·控制冒险的定义与影响
→
12
结构冒险
资源冲突 · 哈佛/冯诺依曼 · 分离缓存
→
13
数据冒险（上）
RAW·WAR·WAW依赖 · 前递(转发)技术
→
14
数据冒险（下）
前递网络设计 · 加载使用冒险 · Stall
→
15
控制冒险
分支预测基础 · 静态预测 · 预测未跳转
→
16
分支预测进阶
动态预测 · 2位饱和计数器 · BTB
→
17
流水线控制单元设计
冒险检测 · 前递控制 · 刷新与停顿
→
18
异常与中断处理
精确异常 · 异常向量表 · 流水线传播
→
19
多周期指令处理
乘除指令 · 多周期功能单元 · 互锁
→
20
存储层次与数据通路
Cache基础 · 写策略(写直达/写回) · 写缓冲
→
21
总线与互联
AHB/AXI协议 · 多主多从 · 数据通路桥接
→
22
高级流水线技术
超标量 · 超流水线 · 多发射与动态调度
→
23
乱序执行与重排序缓冲
Tomasulo算法 · ROB · 寄存器重命名
→
24
VLIW与SIMD
超长指令字 · 向量处理器 · 数据级并行
→
25
低功耗流水线设计
时钟门控 · 操作数隔离 · DVFS
→
26
验证与调试
流水线仿真 · 波形调试 · 形式化验证
→
27
综合与时序收敛
逻辑综合 · 时序约束 · 流水线重定时
→
28
SoC集成实践
处理器核集成 · 外设接口 · DMA数据通路
→
29
项目实战（上）
五级流水线RISC-V · 架构定义与RTL编码
→
30
项目实战（下）
仿真验证与性能评估
→