📘 CPLD 逻辑设计
30章 · 从入门到实战
⭐ 友好色系
01
CPLD概述
什么是CPLD
与FPGA区别
发展历史与厂商
02
数字逻辑基础
二进制与布尔代数
逻辑门
真值表与卡诺图
03
硬件描述语言入门
VHDL与Verilog
语言选择
Quartus II / Vivado
04
Verilog基础语法(一)
模块结构
端口定义
wire/reg
assign/always
05
Verilog基础语法(二)
运算符
if-else/case
阻塞与非阻塞
06
组合逻辑电路(一)
基本门电路
半加器/全加器
编码器/译码器
07
组合逻辑电路(二)
多路选择器MUX
比较器
三态门与总线
08
时序逻辑电路基础
D/JK/T触发器
寄存器/移位
同步/异步复位
09
时序逻辑电路设计
计数器
分频器
状态机基础
10
有限状态机FSM
状态编码
三段式写法
交通灯控制器
11
CPLD内部结构
逻辑宏单元
乘积项/LUT
I/O电气特性
12
Quartus II 开发流程
新建工程
引脚分配
编译/下载
13
仿真与验证
Testbench
ModelSim
波形分析
14
时序分析基础
建立/保持时间
时钟偏斜
最大工作频率
15
常见设计技巧
同步设计
跨时钟域
毛刺消除
16
LED控制电路
流水灯
呼吸灯
PWM调光
17
按键消抖与输入检测
机械抖动
硬件/软件消抖
边沿检测
18
数码管显示驱动
静态/动态扫描
共阴共阳
BCD转7段码
19
蜂鸣器与音频输出
蜂鸣器驱动
音乐播放器
PWM音频
20
LCD1602字符显示
LCD时序
初始化配置
显示字符/字符串
21
UART串口通信
协议帧格式
波特率发生器
收发模块
22
SPI总线通信
CPOL/CPHA
主从通信
Flash读写
23
I2C总线通信
起始/停止条件
应答
EEPROM控制器
24
存储器接口设计
SRAM/DRAM
CPLD连接
地址译码
25
ADC/DAC接口设计
并行ADC
SPI接口ADC
PWM DAC
26
电机控制基础
H桥驱动
PWM调速
编码器测速
27
数字信号处理基础
FIR滤波器
累加器/MAC
查找表函数
28
系统设计与优化
模块化设计
面积/速度权衡
流水线
29
调试与测试技巧
逻辑分析仪
SignalTap
常见错误排查
30
综合项目实战
数字时钟/温度采集/计算器
需求分析到板级验证