📘 FPGA低功耗 · 硬件优化
🎯 30章 从入门到前沿
1
功耗基础
动态·静态·浪涌，温度关系，低功耗必要性
→
2
工艺与电压
28nm/7nm节点，核心与I/O电压影响
→
3
时钟架构
时钟树综合，门控原理，多时钟域功耗
→
4
门控时钟设计
使能信号门控，锁存器角色，时序考量
→
5
数据路径优化
操作数隔离，毛刺过滤，流水线降组合深度
→
6
存储器优化
BRAM vs 分布式RAM，分块访问，ROM优势
→
7
状态机编码
二进制/格雷/独热编码，分解降翻转率
→
8
并行与流水线
并行降频率，流水线平衡延迟，面积权衡
→
9
动态电压频率调整
DVFS原理，FPGA实现，调节器选择
→
10
电源门控
Power Gating，电源域划分，唤醒时间
→
11
I/O标准选择
LVCMOS/HSTL/SSTL，端接电阻，bank配置
→
12
高速串行收发器
SerDes功耗，预加重/均衡，通道关闭
→
13
逻辑综合优化
Vivado/Quartus低功耗选项，重定时，扇出
→
14
布局布线优化
布局密度，布线资源，时钟区域约束
→
15
功耗分析工具
XPE，Vivado Power Report，PowerPlay
→
16
热管理
TDP，散热方案，结温计算与监控
→
17
低功耗设计流程
RTL到比特流，功耗预算，迭代优化
→
18
RTL级低功耗编码
避免翻转，资源共享，状态机优化
→
19
异步设计
异步FIFO优势，握手协议，设计挑战
→
20
多电压域设计
电压岛划分，电平转换器，跨域通信
→
21
亚阈值与近阈值
亚阈值原理，近阈值FPGA，性能折中
→
22
自适应体偏置
FBB/RBB，在FPGA中的应用
→
23
软错误与功耗
SEU影响，TMR冗余功耗代价
→
24
可重构计算
DPR降低静态功耗，重配置时间
→
25
高级综合(HLS)低功耗
功耗优化指令，循环展开与流水线
→
26
片上网络(NoC)
NoC功耗优势，路由算法，FPGA实现
→
27
ML加速器低功耗
CNN加速器优化，数据复用与量化
→
28
无线通信应用
SDR低功耗，DDC功耗优化
→
29
边缘计算FPGA
功耗约束，电池供电，休眠唤醒
→
30
未来趋势
RRAM/MRAM，3D堆叠，量子交叉
→