📡 通信芯片量产测试
& 良率提升指南
🎯 30章 · 从基础到实战
📘 量产测试
30章
⚡ 良率提升
实战
01
芯片测试概论
通信芯片测试的重要性
测试在芯片生命周期中的位置
测试成本与良率的关系
02
测试基础理论
数字电路测试基础 (故障模型·ATPG)
模拟与射频测试基础
混合信号测试概念
03
ATE测试平台
ATE架构介绍
主流平台对比 (Teradyne·Advantest·Chroma)
ATE软件与测试程序开发
04
测试项与测试向量
DC参数测试 (接触·漏电流·功耗)
AC参数测试 (建立保持时间·传输延迟)
功能测试与扫描链测试
05
DFT设计基础
扫描链 (Scan Chain) 原理与插入
边界扫描 (JTAG)
内建自测试 (BIST) 概念
06
良率基础与统计
良率定义 (晶圆·封装·最终测试)
良率损失分类 (系统性·随机性·参数性)
良率模型 (Poisson·Murphy·Negative Binomial)
07
测试数据采集与分析
STDF数据格式解析
测试数据可视化 (良率图·Shmoo图·Bin分布图)
统计过程控制 (SPC) 基础
08
测试程序优化
测试时间压缩策略 (并行·多站点)
测试向量优化
测试流程精简
09
探针卡与测试接口
探针卡类型 (悬臂式·垂直式·MEMS)
探针卡维护与清洁
接触电阻对良率的影响
10
Handler与分选机
Handler工作原理
温控系统 (三温测试)
分选机对测试结果的影响
11
晶圆级测试 (CP)
CP测试流程
WAT与CP测试的关系
晶圆级良率提升方法
12
封装级测试 (FT)
FT测试流程
最终测试与可靠性测试
FT良率提升策略
13
系统级测试 (SLT)
SLT的必要性
SLT测试方案设计
SLT与FT的协同
14
射频测试基础
射频参数 (增益·NF·IIP3·EVM)
射频测试配置 (信号源·频谱仪·网络分析仪)
射频测试校准
15
射频测试挑战
射频测试时间优化
射频测试重复性
射频屏蔽与隔离
16
混合信号测试
ADC/DAC测试参数 (SNR·SFDR·ENOB)
混合信号测试方法
混合信号测试的挑战
17
良率分析工具与方法
良率分析软件 (YieldHub·Galaxy·自研)
良率数据挖掘
良率相关性分析
18
系统性良率损失分析
光刻热点·工艺窗口
设计规则违例
系统性缺陷定位
19
随机性良率损失分析
颗粒缺陷·随机缺陷
缺陷密度与良率模型
20
参数性良率损失分析
工艺角 (Process Corner) 漂移
电压温度变化
参数性失效分析
21
良率提升方法论
DMAIC流程
8D问题解决法
鱼骨图与FMEA
22
测试良率与设计协同
DFT对良率的影响
测试点插入与良率
设计变更对测试的影响
23
测试良率与工艺协同
工艺波动对测试的影响
工艺监控与测试调整
工艺窗口与测试窗口
24
老化测试与可靠性
老化测试 (Burn-in) 原理
老化测试对良率的影响
可靠性测试与早期失效
25
测试数据管理与追溯
测试数据库建设
测试数据追溯
大数据在良率分析中的应用
26
量产测试产线管理
产线效率优化
测试设备利用率
人员培训与标准化
27
测试成本控制
测试成本构成
降低测试成本的策略
测试与良率的平衡
28
先进封装测试
2.5D/3D封装测试挑战
硅中介层测试
芯片堆叠测试
29
AI在测试中的应用
机器学习在良率预测中的应用
AI辅助测试程序优化
智能测试数据分析
30
案例实战与未来趋势
通信芯片量产测试案例复盘
5G/6G芯片测试挑战
测试技术未来趋势