🧩 台积电芯片测试·量产导入
30章实战
⚡ 先进制程 · N7/N5/N3
01
芯片测试概论
半导体产业链全景
测试位置
成本·良率
02
台积电先进制程
N7/N5/N3
制程波动
DRC与测试
03
测试基础理论
故障模型
测试覆盖率
DPPM·良率
04
ATE测试设备入门
Ultraflex/V93000
Test Head
通道资源
05
测试程序开发流程
Test Plan
向量生成
时序·电平
06
DFT设计基础
扫描链
BIST
边界扫描JTAG
07
ATE测试向量生成
WGL/STIL
TetraMAX
向量压缩
08
CP测试实战
WAT vs CP
探针卡
Overdrive
09
FT测试实战
FT流程
Handler/Socket
多工位并行
10
良率分析基础
Poisson/Murphy
良率损失
提升方法论
11
测试数据管理
STDF格式
数据可视化
良率数据库
12
量产导入流程
NPI
PVT标准
Qual Lot
13
测试时间优化
并行策略
向量深度
Test Pruning
14
良率提升实战
低良率分析
EMMI/OBIRCH
改善闭环
15
测试硬件设计
Load Board
接触电阻
信号完整性
16
混合信号测试
ADC/DAC
SNR/THD
混合信号ATE
17
射频测试基础
S参数
EVM/ACLR
射频探针卡
18
存储器测试
March C
MBIST
修复·冗余
19
高速接口测试
PCIe 5.0/6.0
DDR5
眼图分析
20
车规芯片测试
AEC-Q100
温度循环
Burn-in
21
AI芯片测试
热管理
大规模并行
加速器测试
22
测试良率与可靠性
早期失效
浴盆曲线
HTOL/HAST
23
测试自动化
Python ATE
测试脚本
自动报告
24
大数据与AI在测试
良率预测
异常检测
推荐系统
25
跨部门协作
设计·测试沟通
Yield Meeting
8D报告
26
供应商管理
OSAT管理
产能规划
质量审计
27
成本控制
测试成本构成
CP/FT平衡
时间vs覆盖率
28
先进封装测试
CoWoS/InFO
Interposer
KGD策略
29
案例实战
AI芯片NPI→量产
踩坑&解法
全流程
30
未来趋势
Chiplet测试
光子芯片
量子芯片初探