台积电 FinFET 技术

从原理到调试实战 · 30章
01FinFET技术概述
  • 平面MOSFET到FinFET
  • 核心优势
  • 台积电路线图
02FinFET物理结构
  • 鳍片结构与尺寸
  • 栅极全包围
  • 源漏极工程
03FinFET电学特性
  • 阈值电压控制
  • 短沟道抑制
  • 漏电流机制
04台积电N7工艺详解
  • 7nm设计规则
  • 金属层堆叠
  • 关键光刻技术
05台积电N5工艺详解
  • 5nm EUV应用
  • 鳍片间距优化
  • 性能提升策略
06台积电N3工艺前瞻
  • 3nm GAAFET过渡
  • N3 vs Intel 4
07FinFET器件建模
  • BSIM-CMG模型
  • 参数提取
  • SPICE仿真
08FinFET标准单元库
  • 库架构
  • 时序功耗特征化
  • Liberty文件
09FinFET数字设计流程
  • 综合
  • 布局布线
  • 时钟树综合
10FinFET静态时序分析
  • OCV建模
  • 先进波形分析
  • 时序收敛
11FinFET功耗分析
  • 动态功耗
  • 静态功耗
  • 漏电优化
12FinFET信号完整性
  • 串扰噪声
  • IR Drop
  • 电迁移
13FinFET模拟电路设计
  • 放大器设计
  • 匹配特性
  • 噪声分析
14FinFET射频电路设计
  • fT/fmax优化
  • 毫米波挑战
15FinFET存储器设计
  • SRAM稳定性
  • 读写辅助电路
16工艺角与蒙特卡洛
  • 工艺角定义
  • 统计建模
  • 良率预测
17FinFET版图设计规则
  • 最小间距
  • 鳍片取向
  • 密度规则
18FinFET寄生参数提取
  • 寄生电容
  • 寄生电阻
  • 3D场求解器
19FinFET可靠性机制
  • HCI
  • BTI
  • TDDB
20FinFET ESD保护
  • ESD设计窗口
  • GGNMOS
  • SCR结构
21FinFET测试结构设计
  • 测试键设计
  • 参数测试
  • 良率分析
22FinFET调试方法论
  • 失效分析流程
  • 电性故障定位
  • 物理失效分析
23FinFET良率提升
  • 缺陷密度控制
  • CMP平坦化
  • CD均匀性
24FinFET与3D IC集成
  • 混合键合
  • TSV
  • 热管理
25FinFET低功耗设计
  • 多阈值设计
  • 电源门控
  • DVFS
26FinFET高速设计技术
  • 差分信号
  • 电流模式逻辑
  • 电感峰值
27FinFET设计实例
  • CPU核心
  • AI加速器
  • 基带芯片
28FinFET EDA工具链
  • Synopsys/Cadence
  • DRC
  • 物理验证
29FinFET未来趋势
  • CFET
  • 2D材料
  • 量子融合
30FinFET项目实战
  • RTL到GDSII
  • 完整设计流程
📘 ：  |