信号完整性定义、先进工艺下的挑战、眼图与抖动基础。
传输线模型、特性阻抗、反射与振铃、时域反射计(TDR)原理。
容性与感性耦合、近端串扰(NEXT)与远端串扰(FEXT)、串扰抑制技术。
电源分配网络(PDN)阻抗、去耦电容策略、同步开关噪声(SSN)。
BEOL金属层结构、RC寄生提取、工艺角对SI的影响。
全局互连与局部互连、中继器插入优化、屏蔽技术。
螺旋电感、变压器、互感对信号的影响、EMX仿真。
DDR5/LPDDR5接口、SerDes通道、PCIe 5.0/6.0设计要点。
ESD器件寄生电容、ESD网络优化、先进工艺ESD方案。
时钟树综合、时钟偏斜与抖动、先进工艺时钟网络优化。
MIM电容、MOM电容、电阻、电感的高频模型。
2D/2.5D/3D电磁场求解器、HFSS/Cadence EMX使用要点。
S参数定义、混合模式S参数、通道插入损耗与回波损耗。
CTLE、DFE、FFE原理、先进工艺下的均衡器设计。
工艺设计套件中的传输线模型、耦合模型、PDK使用技巧。
眼图监视器、抖动测量电路、工艺/电压/温度(PVT)传感器。
2.5D/3D封装、硅中介层、微凸点与TSV的SI特性。
芯片与封装的SI协同仿真、RDL与中介层设计。
写均衡、读训练、DQS信号处理、TSMC工艺下的DDR5 PHY设计。
NRZ与PAM4调制、通道损耗预算、TSMC工艺下的SerDes设计实例。
PCIe通道损耗要求、先进工艺下的PCIe PHY设计、链路训练。
衬底噪声耦合、电源噪声耦合、隔离技术。
FF/SS/TT角下的SI变化、蒙特卡洛分析、最坏情况分析。
Cadence Sigrity、Ansys HFSS、Synopsys HSPICE在先进工艺下的使用。
设计规则检查(DRC)中的SI规则、信号线间距规则、屏蔽规则。
采样时钟抖动、模拟与数字隔离、先进工艺下的混合信号设计。
NoC拓扑、互连延迟优化、先进工艺下的NoC设计。
电压降与IR Drop、动态电压频率调整(DVFS)对SI的影响。
片上测试结构、ATE测试、特性化与相关性分析。
2nm及以下工艺的SI挑战、新型互连技术、AI辅助SI设计。