MCU芯片设计全流程 · 课程目录

芯片设计概述

从需求到产品的全流程概览，MCU架构简介，SMIC 40nm工艺特点与选型考量。

开发环境搭建

Linux服务器配置，EDA工具 (Synopsys/Cadence/Mentor) 安装与License管理，版本控制 (Git) 与项目管理。

RTL设计基础

Verilog HDL核心语法回顾，组合逻辑与时序逻辑设计，状态机设计范式。

MCU核心架构设计

处理器内核 (RISC-V/ARM) 选型，AHB/APB总线矩阵设计，存储器映射与地址分配。

外设IP设计 (上)

GPIO、UART、SPI、I2C的RTL实现与验证。

外设IP设计 (下)

定时器 (Timer)、看门狗 (WDT)、PWM、ADC接口的RTL实现。

顶层模块例化，时钟复位树设计，低功耗管理单元 (PMU) 集成。

功能仿真与调试

Testbench编写，VCS/NC-Sim仿真流程，波形调试技巧 (DVE/Verdi)。

代码规范与检查

Lint检查 (SpyGlass)，CDC检查 (Clock Domain Crossing)，代码风格指南。

逻辑综合入门

Design Compiler综合流程，时序约束 (SDC) 编写，综合策略与优化。

面积优化、功耗优化、时序优化技巧，多时钟域综合处理。

Formality等价性检查流程，RTL vs Gate-Level Netlist比对。

静态时序分析 (STA)

PrimeTime基本流程，建立时间与保持时间分析，时序路径分类。

OCV (On-Chip Variation) 分析，AOCV/POCV技术，时序收敛策略。

可测试性设计 (DFT)

Scan Chain插入，ATPG (Automatic Test Pattern Generation)，BIST (Built-In Self-Test) 实现。

PrimePower/PowerArtist功耗估算，动态功耗与静态功耗优化，低功耗设计方法 (CLK Gating, Power Gating)。

物理设计概述

后端设计流程概览，数据准备 (LEF, DEF, Liberty, TLU+)，Floorplan规划。

布局规划 (Floorplan)

芯片面积估算，I/O Pad规划，宏单元 (Memory) 摆放，电源网络规划。

单元放置 (Placement)

标准单元放置，Congestion分析与优化，时序驱动放置。

时钟树综合 (CTS)

时钟树结构设计，Skew与Latency优化，有用偏差 (Useful Skew) 技术。

布线 (Routing)

全局布线 (Global Routing) 与详细布线 (Detail Routing)，天线效应修复，DFM规则检查。

DRC (Design Rule Checking) 与 LVS (Layout vs. Schematic) 验证流程，Antenna Rule检查。

寄生参数提取

StarRC/QRC提取流程，SDF (Standard Delay Format) 反标，后仿真准备。

门级仿真 (Gate-Level Simulation)，时序仿真与功能仿真一致性检查。

芯片封装与测试

封装类型选择 (QFP, BGA, QFN)，测试向量生成，ATE测试流程。

流片 (Tape-out) 流程

GDSII数据准备，Mask数据输出，Tape-out Checklist与Sign-off标准。

项目管理与团队协作

芯片开发周期管理，版本控制策略，跨团队沟通 (Design, DV, PD, DFT)。

典型问题与Debug

常见流片失败案例分析，Functional Bug定位，Timing Violation修复实战。

AI在芯片设计中的应用，开源工具链 (OpenROAD, Yosys) 探索，先进工艺趋势。

课程总结与项目实战

完整MCU芯片设计项目复盘，从RTL到GDSII的全流程演练，职业发展建议。