SMIC工艺库选型与成本评估实战

01 SMIC工艺概览

中芯国际发展史 · 0.18um~14nm节点 · 各节点应用领域

📌 工艺全景

02 工艺库基础概念

标准单元库 · IO库 · SRAM Compiler · 特殊功能IP库

📚 库定义

03 逻辑工艺库选型

LVT/RVT/HVT/SVT阈值 · 功耗-性能权衡 · Multi-VT策略

⚡ 多阈值

04 低功耗工艺库

MTCMOS · 电源门控 · 背偏置技术在SMIC的实现

🌱 低功耗

05 模拟与混合信号工艺库

MIM电容 · 高阻多晶电阻 · 电感/BJT模型 · 0.18um BCD

🎛️ 模拟IP

06 存储器编译器选型

单/双端口SRAM · ROM Compiler · 寄存器文件面积功耗对比

🧠 存储器

07 IO库选型

GPIO · 高速IO(SSTL/HSTL) · 差分IO(LVDS/MIPI) · ESD防护

🔌 IO设计

08 特殊工艺库

eFlash · MTP/OTP · 高压工艺 · SMIC 55nm ULP平台

⚙️ 特殊库

09 工艺库PDK解析

PDK目录结构 · DRC/LVS/LPE/PEX · BSIM4/PSP调用

📁 PDK

10 工艺库文档解读

Datasheet参数 · 驱动强度/输入电容/泄漏 · Liberty时序模型

📄 文档

11 工艺库仿真验证

HSPICE/SPECTRE · Corner分析(TT/SS/FF/SF/FS) · Monte Carlo

🖥️ 仿真

12 工艺库与EDA工具集成

Synopsys Milkyway · Cadence Genus/Innovus · Mentor Calibre

🛠️ EDA

13 成本模型基础

晶圆成本 · 光罩成本 · 测试成本 · 封装成本构成

💰 成本要素

14 SMIC晶圆定价策略

各节点每片晶圆价格 · MPW vs Full Mask成本对比

💵 定价

15 光罩成本分析

各节点光罩层数(40nm~28nm) · 光罩复用策略

🔲 光罩

16 芯片面积估算

标准单元密度 · SRAM密度 · IO数量 · Die Size估算

📐 面积

17 良率对成本的影响

Defect Density · Critical Area · Poisson/Negative Binomial模型

📈 良率

18 NRE成本分摊

工程批费用 · 测试开发 · 可靠性认证 · 量产摊销

📊 NRE

19 封装成本选型

QFP/QFN/BGA/WLCSP/Fan-Out · SMIC工艺成本对比

📦 封装

20 测试成本优化

Scan Chain · BIST · ATPG覆盖率 · 测试时间影响

🧪 测试

21 全生命周期成本(TCO)

设计→流片→封装→测试→量产 · 完整成本模型

🔄 TCO

22 工艺节点选型决策树

PPAC四维度 · 性能/功耗/面积/成本选型方法论

🌳 决策树

23 0.18um vs 0.13um选型实战

消费电子与工业级应用 · 工艺选择案例

⚖️ 实战

24 55nm vs 40nm选型实战

IoT与可穿戴设备 · 低功耗工艺选择

⌚ 实战

25 28nm HKC+ vs HPC+选型

高性能计算与移动SoC · 工艺对比

🚀 实战

26 14nm FinFET选型实战

先进工艺PPAC权衡 · 设计挑战

🧬 实战

27 多项目晶圆(MPW)实战

MPW shuttle选择 · 面积分配 · 拼版策略与成本节省

🧩 MPW

28 工艺迁移成本评估

0.18um→55nm迁移 · 工程成本 · IP复用率与风险

🔄 迁移

29 成本谈判与供应商管理

SMIC商务条款 · 产能保证金 · LTA谈判策略

🤝 谈判

30 综合案例：AIoT SoC实战

从工艺选型、成本估算到流片决策 · 完整演练

🎯 综合

📘 SMIC 工艺库选型·成本评估