⚡ 工业控制FPGA逻辑设计入门

📘 30章 · 从零到实战
01
什么是FPGA · CPU/GPU区别 · 电机控制/PLC/工业以太网
02
布尔代数 · 真值表 · 卡诺图 · 组合/时序逻辑
03
Verilog与VHDL · 模块/端口/赋值
04
wire/reg/integer/parameter · 算术/逻辑/位运算
05
assign · always@(*) · 条件运算符 · 多路选择器/译码器
06
always@(posedge clk) · D触发器 · 寄存器 · 同步/异步复位
07
Moore/Mealy · 二进制/格雷码/独热码 · 三段式
08
二进制/模N计数器 · 偶数/奇数分频
09
PWM原理 · 占空比控制 · 电机调速
10
机械抖动 · 计数器消抖 · 上升/下降沿检测
11
UART帧格式 · 波特率发生器 · TX/RX模块
12
CPOL/CPHA · 主从架构 · Verilog SPI Master
13
起始/停止条件 · 应答 · 多从机 · I2C Master
14
单/双口RAM · 同步/异步FIFO · ROM
15
单比特同步器 · 多比特FIFO · 亚稳态
16
建立/保持时间 · 时序路径 · 时钟约束
17
PLL · DDS · CORDIC · FIR滤波器
18
直流有刷H桥 · PWM+方向 · 增量式编码器
19
整步/半步/微步 · 梯形加减速曲线
20
EtherCAT/PROFINET/EtherNet/IP · MAC层
21
PLC工作原理 · 梯形图映射 · 数字量IO
22
SAR/Sigma-Delta · SPI配置ADC · 滤波
23
位置式/增量式PID · Verilog实现 · 抗积分饱和
24
IEC 61508 · 冗余设计 · 故障安全
25
Vivado/Quartus · 工程创建 · 综合/实现/比特流
26
Testbench · ModelSim/Vivado Simulator · Signal Tap/ChipScope
27
时钟约束 · 输入/输出延迟 · 时序报告分析
28
流水线 · 资源共享 · 逻辑复制 · 面积/速度权衡
29
直流电机速度闭环控制 · PWM+编码器+PI
30
多通道模拟量采集 · 以太网传输系统