仿真验证中的时序检查方法 · 课程目录

🧩 setup/hold · STA · CDC 📐 SDC · OCV · CTS 🎯 从入门到综合案例

01

时序检查概述基础

什么是时序检查？为什么需要？setup/hold violation的概念。

02

同步设计基础核心

时钟域、同步/异步电路、亚稳态产生与危害。

03

建立时间与保持时间

Setup/Hold定义、时序路径组成。

04

静态时序分析 (STA) 入门

STA概念、与动态仿真区别、优缺点。

05

时序约束文件 (SDC) 实践

create_clock, set_input/output_delay。

06

时序路径分析

输入到寄存器、寄存器到寄存器、输出路径等。

07

时钟抖动与时钟偏斜

Jitter/Skew来源、影响及应对。

08

片上变异 (OCV) 进阶

OCV概念、derating因子、对setup/hold影响。

09

时序报告解读

PrimeTime报告、slack含义、violation定位。

10

多周期路径 (Multicycle)

多周期约束、应用场景。

11

伪路径 (False Path)

false_path约束、常见场景。

12

时钟门控检查

Clock Gating原理、时序检查特殊性。

13

异步复位与同步释放

异步复位时序问题、同步释放电路。

14

跨时钟域 (CDC) 处理重点

CDC本质、双级触发器同步器、验证方法。

15

FIFO的时序验证

异步FIFO原理、空满标志、检查要点。

16

动态仿真中的时序检查

SDF反标、$setup/$hold、violation检测。

17

时序仿真模式

BC/WC仿真、PVT影响、corner策略。

18

片上波动 (AOCV/POCV)

AOCV原理、POCV统计STA、先进工艺挑战。

19

低功耗设计与时序

多电压域、电平转换器、Power Gating。

20

时序收敛策略实战

修复setup/hold violation、面积性能权衡。

21

时钟树综合 (CTS) 与时序

CTS目标、延迟平衡、时序影响。

22

输入输出接口模型、系统同步/源同步、DDR。

23

片上变化建模

全局/局部变化、Variation-Aware STA、统计时序。

24

时序异常处理

多周期/伪路径进阶、功耗影响、避免过度约束。

25

时序验证流程

RTL到GDS流程、前后端交接、ECO检查。

26

形式化时序验证

形式化验证、SVA断言、与动态仿真结合。

27

时序库 (Liberty) 基础

Liberty结构、NLDM/CCS模型、PVT corner。

28

先进工艺下的时序挑战

FinFET特性、光刻效应、机器学习优化。

29

时序验证工具实践工具

PrimeTime、Tempus使用、脚本自动化。

30

综合案例 · 课程总结项目

SoC芯片时序验证流程、常见问题与展望。