⏱️ 时序收敛实战
30章 · 从入门到Signoff
🧩
友好色系
01
时序收敛概述
绪论
什么是时序收敛？为什么时序收敛是芯片设计的核心挑战？
02
STA基础回顾
建立/保持
建立时间与保持时间、setup/hold violation、时序路径分类。
03
SDC约束入门
约束基础
时钟定义、输入延迟、输出延迟、伪路径、多周期路径。
04
时钟树综合(CTS)基础
时钟
时钟树的目标、skew与latency、时钟树结构。
05
CTS实战技巧
优化
如何优化skew、clock gating对时序的影响、H-tree与网格树。
06
布线前时序优化
综合策略
逻辑综合阶段的时序策略、cell sizing、VT swap。
07
布线前STA分析
pre-route
ideal clock vs propagated clock、pre-route timing报告解读。
08
布线(Routing)基础
全局/详细
全局布线、详细布线、布线资源与拥塞。
09
布线后时序恶化
RC/SI
RC提取、信号完整性（SI）、串扰对时序的影响。
10
布线后STA分析
post-route
post-route timing报告解读、worst path分析。
11
setup violation修复
修复技巧
插入buffer、增大驱动、逻辑重组、VT swap。
12
hold violation修复
保持时间
插入delay cell、路径延迟匹配、时钟偏斜调整。
13
多周期路径约束
Multicycle
何时使用、如何设置、实战案例。
14
伪路径(False Path)约束
跨时钟
跨时钟域、异步复位、静态逻辑。
15
跨时钟域(CDC)时序
同步器
同步器设计、metastability、CDC验证。
16
片上变异(OCV)与时序
derate
derate因子、OCV分析模式、AOCV/POCV。
17
CRPR
悲观移除
原理、如何启用、对时序的影响。
18
时序收敛流程
Signoff
从综合到signoff的完整流程、迭代策略。
19
ECO修复
工程变更
功能ECO、时序ECO、metal-only ECO。
20
功耗与时序权衡
低功耗
多阈值电压库、power gating、DVFS对时序的影响。
21
IR Drop对时序影响
电压降
静态IR Drop、动态IR Drop、时序降级分析。
22
温度反转效应
Temperature
原理、对时序的影响、如何应对。
23
工艺角(PVT)分析
Corner
典型工艺角、最差工艺角、最佳工艺角、signoff策略。
24
时序收敛工具实战
PrimeTime
PrimeTime、Tempus、Innovus/ICC2中的时序优化命令。
25
脚本自动化
Tcl
Tcl脚本在时序分析中的应用、批量修复、报告生成。
26
层次化设计时序收敛
Block/Chip
block-level vs chip-level、接口时序、黑盒模型。
27
高速接口时序
DDR/SerDes
DDR、SerDes、源同步接口的时序约束与分析。
28
低功耗时序收敛
多电压域
多电压域、电平转换器、隔离单元对时序的影响。
29
时序收敛常见陷阱
调试技巧
过度约束、时钟门控问题、库文件错误。
30
课程总结与实战案例
SoC复盘
一个完整SoC芯片的时序收敛全流程复盘。
公众号:蓝海资料掘金营，微信deep3321