📐 数字后端·布局布线 从零开始

🧩 30章完整版 v1.0
01 数字后端概述
什么是数字后端 芯片设计全貌 后端位置 职责与技能树
02 Linux与EDA环境
Linux基础命令 文件权限管理 环境变量设置 Innovus/ICC2/PrimeTime
03 工艺库与标准单元
CMOS工艺基础 标准单元库(Liberty/LEF) 时序库(NLDM/CCS) 物理库
04 逻辑综合基础
RTL到网表 综合流程 时序约束(SDC) 综合策略与优化
05 综合实战
Design Compiler综合 分析综合报告 解决时序违例
06 数据准备与导入
设计数据导入 Floorplan前检查 设计规则检查(DRC)
07 芯片规划 (Floorplan)
芯片面积估算 IO规划 宏单元摆放 电源网络规划
08 电源网络设计
电源网格(PG)设计 IR Drop分析基础 电源域划分 VDD/VSS布线
09 布局 (Placement)
标准单元放置 拥塞分析 布局优化 扫描链重排序
10 时钟树综合(CTS)基础
时钟树概念 Skew与Jitter CTS目标与策略
11 CTS实战
时钟树综合工具操作 时钟树结构分析 优化时钟偏差
12 布线 (Routing) 基础
布线资源 迷宫算法/通道布线 全局布线与详细布线
13 布线实战
布线工具操作 解决布线拥塞 天线效应修复
14 静态时序分析(STA)基础
时序路径 建立时间与保持时间 时序报告解读
15 STA实战
PrimeTime操作 时序约束验证 修复时序违例
16 功耗分析
动态功耗与静态功耗 PTPX工具 低功耗技术(CLK gating/MV)
17 信号完整性 (SI)
串扰(Crosstalk) IR Drop对时序影响 信号完整性修复
18 物理验证 (PV)
DRC设计规则检查 LVS版图对比 Antenna规则检查
19 可制造性设计 (DFM)
CMP化学机械抛光 OPC光学邻近校正 冗余通孔插入
20 ECO (工程变更指令)
功能ECO 时序ECO ECO流程与工具操作
21 层次化设计
扁平设计与层次化 顶层与模块划分 时序收敛策略
22 低功耗设计实现
多电压域(MV) 电源关断(PSO) 电平转换器插入
23 先进工艺节点挑战
FinFET工艺特点 先进节点布局布线挑战 多重 patterning
24 时序收敛策略
时序优化方法 关键路径修复 MMMC分析
25 形式验证
逻辑等价性检查(LEC) 综合后与布局后验证
26 后端脚本自动化
Tcl脚本基础 自动化流程构建 报告生成
27 项目实战·从RTL到GDSII (一)
项目规格 数据准备 Floorplan
28 项目实战·从RTL到GDSII (二)
布局 CTS 布线
29 项目实战·从RTL到GDSII (三)
STA 物理验证 功耗分析
30 项目实战·从RTL到GDSII (四)
ECO Tape-out准备 Sign-off检查
📘 📱 · 数字后端 · 从零开始 · 30章完整版