- 什么是逻辑综合？
- 逻辑综合在数字IC设计流程中的位置
- 逻辑综合的输入与输出
进入章节
- RTL代码风格对综合的影响
- 常用的综合约束 (时序/面积/功耗)
进入章节
- DC的启动与工作模式
- DC的TCL脚本基础
- 库文件配置 (target/link/synthetic)
进入章节
- 读入设计 (analyze & elaborate)
- 定义工作环境 · 设置时序约束
- 综合与优化 · 生成报告
进入章节
- 网表 (Netlist) 的结构
- 综合后的形式验证 & DFT插入
进入章节
- 什么是STA？与动态仿真区别
- STA基本概念 (路径/延迟/时序弧)
进入章节
- 单元延迟模型 (NLDM, CCS, ECSM)
- 互连线延迟模型 (WLM, RC Tree)
进入章节
- PT的启动与配置
- PT的TCL脚本 & 库文件配置
进入章节
- 时钟约束 (create_clock, latency, uncertainty)
- I/O约束 & 时序例外
进入章节
- 时序报告的结构
- setup违例 & hold违例分析
进入章节
- BC-WC / OCV 分析
- AOCV & POCV
进入章节
- setup/hold违例修复方法
- 面积与时序的Trade-off
进入章节
- 功耗的组成 (动态/静态/短路)
- 功耗分析工具 (PrimePower, PTPX)
进入章节
- PTPX启动与配置
- VCD/SAIF文件生成与读取 · 功耗报告
进入章节
- 什么是IR Drop？电迁移 (EM)
- Redhawk/Voltus工具简介
进入章节
- 串扰 (Crosstalk) 对时序的影响
- SI分析工具 (PrimeTime SI) 与修复
进入章节
- 什么是形式验证？等价性检查
- Formality工具简介
进入章节
- 读入参考/实现设计 · 设置对比点
- 运行验证 · Debug不匹配点
进入章节
- 什么是DFT？扫描链原理
- ATPG (自动测试向量生成)
进入章节
- DC中的DFT配置
- 扫描链插入验证 · ATPG向量生成
进入章节
- 什么是时序签收？签收标准与Margin
- 多模式多角落 (MMMC) 分析
进入章节
- 设置Sign-off环境 · 运行STA
- 生成Sign-off报告
进入章节
- 什么是ECO？功能ECO与时序ECO
- ECO的实现方法
进入章节
- PT中定位违例 · 生成ECO脚本
- 在DC/ICC中实现ECO
进入章节
- Placement / CTS / Routing 阶段优化
进入章节
- TCL/Perl脚本在STA中的应用
- 自动化报告生成 & ECO流程
进入章节
- 完整RTL2GDS流程中的STA实战
- 脚本编写 · 常见问题Debug
进入章节