⏱️ 时序·芯片

01

时序分析基础

STA定义仿真区别路径分类

↗ 02

时序库与工艺角

LibertyPVTOCV/AOCV

↗ 03

时序约束入门

主时钟生成时钟I/O延迟

↗ 04

建立时间与保持时间

setup检查hold检查抖动/偏斜

↗ 05

时序报告解读

PrimeTime关键路径violation

↗ 06

时钟树综合基础

skew/latency结构类型CTS目标

↗ 07

时钟树综合实践

CTS流程缓冲器门控集成

↗ 08

时钟树优化技巧

H-tree有用偏斜功耗优化

↗ 09

setup时序优化

逻辑级数单元尺寸阈值电压

↗ 10

hold时序优化

延迟插入路径匹配fixing

↗ 11

多周期路径与假路径

多周期约束假路径CDC

↗ 12

片上变异与统计STA

OCVAOCVPOCV/SSTA

↗ 13

功耗与时序权衡

动态/漏电电压缩放多阈值

↗ 14

IR Drop与时序

IR Drop原理静态/动态影响

↗ 15

信号完整性

串扰噪声延迟屏蔽/间距

↗ 16

时序收敛策略

ECO流程物理ECO自动化

↗ 17

层次化时序分析

扁平vs层次块级约束抽象模型

↗ 18

时序验证sign-off

sign-off标准corner检查清单

↗ 19

先进工艺节点挑战

FinFETRC延迟光刻/波动

↗ 20

机器学习在时序优化

ML预测参数调优智能ECO

↗ 21

时序约束debug

冲突检查覆盖率常见错误

↗ 22

时钟门控时序

集成门控检查功耗/时序

↗ 23

复位时序

异步复位复位树检查/功耗

↗ 24

测试模式时序

扫描链ATPG测试时钟

↗ 25

低功耗时序技术

DVFS电源门控多电压域

↗ 26

时序分析脚本自动化

TclPrimeTime Tcl报告自动化

↗ 27

时序数据库管理

存储/版本回归测试趋势分析

↗ 28

跨电压域时序

电平转换隔离单元接口约束

↗ 29

片上时序监控

传感器自适应调节良率

↗ 30

时序分析未来趋势

3D ICchipletAI驱动

↗