电路验证 · 从零到一
⚡ 系统实战 · 30章 从入门到sign-off
📚 全流程
30
个实战模块
1
验证世界观
芯片验证定位 · 价值与流程
2
验证方法论
功能/形式/时序/物理 · 宏观对比
3
验证语言选型
SystemVerilog · Verilog · C++ · Python · UVM
4
验证环境搭建
Linux · EDA工具 · License调试
5
Verilog基础回顾
模块 · 端口 · 时序与组合逻辑
6
SystemVerilog核心 (上)
数据类型 · 数组 · 队列
7
SystemVerilog核心 (中)
interface · clocking · assertion
8
SystemVerilog核心 (下)
OOP · randomize · constraint
9
验证组件架构
Driver · Monitor · Scoreboard · Agent
10
激励生成策略
直接/随机/定向随机 · 约束随机
11
覆盖率驱动验证
代码/功能/翻转/交叉覆盖率
12
断言与SVA
立即/并发断言 · 序列与属性
13
UVM基础 (上)
UVM树 · uvm_component / object
14
UVM基础 (中)
phase机制 · factory机制
15
UVM基础 (下)
sequence · sequencer · driver 握手
16
UVM实战 (一)
从零搭建UVM验证环境 · testbench
17
UVM实战 (二)
寄存器模型RAL · 后门访问
18
UVM实战 (三)
virtual sequence · 多层调度
19
UVM实战 (四)
scoreboard · reference model 同步
20
验证IP (VIP) 使用
AXI · APB · AHB 配置与集成
21
调试与波形分析
Verdi/DVE · 信号追踪 · 断点调试
22
回归测试与自动化
Makefile · 回归框架 · 结果比对
23
低功耗验证
电源域 · UPF/CPF · 低功耗仿真
24
门级仿真 (GLS)
网表仿真 · SDF反标 · X态传播
25
形式验证入门
等价性检查 · 模型检查 · 应用
26
验证计划与度量
Verification Plan · pass rate · coverage
27
后仿真与sign-off
后仿真挑战 · checklist · tape-out
28
验证项目管理
Git · Jira · 团队协作 · 文档规范
29
面试与职业发展
高频面试题 · 技能树 · 职业路径
30
综合实战项目
RTL到sign-off · 完整IP验证全流程