芯片可测性设计·全流程实战
📘 30章 完整体系
🎯 从入门到专家
📅 2025 实战课程
⚡ 点击章节跳转对应课件
🧩 友好色系
01
DFT概述
可测性设计
为什么需要DFT
芯片开发流程
技术概览
02
测试基础理论
故障模型
测试覆盖率
ATPG原理
故障仿真
03
扫描链设计基础
工作原理
触发器类型
插入流程
使能控制
04
扫描链综合与实现
DC/Genus命令
Stitching
时序约束
验证
05
扫描链测试与调试
向量生成
故障诊断
良率分析
调试技巧
06
ATPG基础
D算法/PODEM
工具流程
测试压缩
STIL/WGL
07
ATPG高级技术
动态/静态压缩
多捕获时钟
OCC
低功耗ATPG
08
边界扫描 (JTAG)
IEEE 1149.1
TAP控制器
指令/数据寄存器
BSDL
09
JTAG在DFT中的应用
芯片测试访问
多芯片互联
扫描链结合
调试功能
10
存储器BIST
故障模型
March算法
BIST控制器
实现流程
11
逻辑BIST
LBIST架构
PRPG
MISR
与ATPG对比
12
BIST高级话题
可编程BIST
并发BIST
冗余修复
诊断调试
13
测试访问机制 (TAM)
带宽匹配
访问架构
测试调度
Chiplet访问
14
测试压缩技术
X-tolerance
广播压缩
LFSR解压缩
质量影响
15
片上测试时钟控制 (OCC)
工作原理
PLL交互
时序约束
验证
16
低功耗测试技术
功耗问题
低功耗扫描链
门控时钟
向量优化
17
测试良率分析
良率关系
损失分析
提升方法
成本权衡
18
测试成本优化
时间优化
设备成本
存储成本
多站点策略
19
DFT设计检查
DRC规则
网表检查
时序检查
功耗检查
20
DFT验证与仿真
功能仿真
时序仿真
形式化验证
验证覆盖率
21
ATE测试基础
ATE架构
测试程序开发
测试调试
数据分析
22
ATE测试实战
数字芯片流程
混合信号
射频芯片
良率提升
23
DFT与后端物理设计
布局布线
时钟树综合
电源网络
物理验证
24
DFT与功能安全
ISO 26262
安全机制
故障注入
安全覆盖率
25
DFT与可靠性
老化测试
早期寿命失效
可靠性向量
测试流程
26
DFT自动化流程
脚本化
Tcl应用
流程集成
流程管理
27
DFT项目管理
计划制定
团队协作
里程碑管理
风险控制
28
先进工艺下的DFT挑战
FinFET挑战
3nm/2nm
先进封装
异构集成
29
AI/ML在DFT中的应用
优化ATPG
良率分析
故障诊断
智能化趋势
30
DFT案例实战
完整案例
规格到测试
常见问题
经验总结