📐 DFT · 测试覆盖率提升实战
🎯 30章 从基础到未来趋势 · 芯片测试设计全链路
📘 30节
🧪 覆盖率 · 扫描链 · ATPG · BIST
01
DFT基础
概念·必要性·流程
什么是DFT
芯片设计位置
02
测试覆盖率
定义·类型·良率
SC/DC/TDF
BIST
良率关系
03
扫描链设计
原理·触发器·流程
扫描链原理
触发器类型
04
扫描链优化
链长·时钟域·功耗
链长平衡
时钟域分组
低功耗
05
ATPG基础
工作原理·故障模型
SAF/TDF
Bridging
算法
06
ATPG覆盖率提升
压缩·X-filling
动态压缩
多捕获时钟
07
压缩技术入门
解压器·X-tolerant
测试压缩
压缩器结构
08
压缩技术进阶
EDT·XOR树·MISR
嵌入式确定性
MISR设计
09
BIST技术基础
MBIST·LBIST·控制器
MBIST架构
LBIST
10
BIST覆盖率优化
March算法·地址序列
March算法
背景数据优化
11
时钟域交叉测试
CDC挑战·同步器
多时钟域ATPG
同步器测试
12
功耗感知测试
shift/capture功耗
低功耗DFT
shift功耗
13
测试点插入
观测点·控制点
测试点类型
插入策略
14
测试点优化
面积·时序·自动化
面积开销
时序影响
15
层次化DFT
Top-down·Bottom-up
层次化扫描链
ATPG
16
SoC DFT集成
多核调度·TAM
测试调度
测试访问机制
17
模拟/混合信号DFT
边界扫描·模拟BIST
混合信号访问
边界扫描
18
存储器测试
MBIST算法·冗余修复
March C-
March SR
冗余
19
I/O测试
JTAG 1149.1·AC/DC
边界扫描
I/O环测试
20
高速接口测试
SerDes·PLL·高速BIST
SerDes测试
PLL测试
21
良率分析与测试
逃逸·DPPM优化
良率损失
测试逃逸
22
测试向量优化
压缩·排序·仿真加速
向量压缩
向量排序
23
DFT仿真验证
环境搭建·覆盖率
后仿真验证
覆盖率收集
24
DFT时序分析
扫描路径·hold time
clock gating
hold修复
25
DFT物理实现
扫描链布局·时钟树
电源域
时钟树综合
26
ATE测试基础
架构·程序开发
测试时间优化
ATE架构
27
ATE调试技巧
fail分析·shmoo图
良率调试
shmoo图
28
DFT自动化流程
Tcl·EDA集成
回归测试
Tcl脚本
29
先进工艺DFT
FinFET·老化测试
电压温度变化
FinFET效应
30
DFT未来趋势
机器学习·3D IC·AI
3D IC测试
AI芯片挑战